

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ KỸ THUẬT TP. HỒ CHÍ MINH

KHOA ĐIỆN ĐIỆN TỬ

BỘ MÔN KỸ THUẬT MÁY TÍNH – VIỄN THÔNG



HCM-UTE

ĐỒ ÁN TỐT NGHIỆP

**THIẾT KẾ VÀ MÔ PHỎNG MẢNG SRAM 8T 8×8 TÍCH HỢP
TÍNH TOÁN TRONG BỘ NHỚ
(COMPUTING-IN-MEMORY)**

NGÀNH CÔNG NGHỆ KỸ THUẬT ĐIỆN TỬ - VIỄN THÔNG

Giảng viên hướng dẫn: TS. VŨ CHÍ CƯỜNG

Sinh viên thực hiện: TRƯƠNG THÀNH ĐẮC

MSSV: 22161240

VŨ TIẾN ĐẠT

MSSV: 22161239

Thành phố Hồ Chí Minh, tháng 7 năm 2026

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ KỸ THUẬT TP. HỒ CHÍ MINH

KHOA ĐIỆN – ĐIỆN TỬ

BỘ MÔN KỸ THUẬT MÁY TÍNH – VIỄN THÔNG



ĐỒ ÁN TỐT NGHIỆP

**THIẾT KẾ VÀ MÔ PHỎNG MẢNG SRAM 8T 8×8 TÍCH HỢP
TÍNH TOÁN TRONG BỘ NHỚ
(COMPUTING-IN-MEMORY)**

NGÀNH CÔNG NGHỆ KỸ THUẬT ĐIỆN TỬ - VIỄN THÔNG

Giảng viên hướng dẫn: TS. VŨ CHÍ CƯỜNG

Sinh viên thực hiện: TRƯƠNG THÀNH ĐẮC

MSSV: 22161240

VŨ TIẾN ĐẠT

MSSV: 22161239

Thành phố Hồ Chí Minh, tháng 7 năm 2026

BẢN NHẬN XÉT KHÓA LUẬN TỐT NGHIỆP

(Dành cho giảng viên hướng dẫn)

Đề tài: Thiết kế và mô phỏng mảng SRAM 8T 8x8 tích hợp tính toán trong bộ nhớ (Computing - In - Memory)

Sinh viên: + Trương Thành Đắc
+ Võ Tiến Đạt

MSSV: 22161240

MSSV: 22161239

Hướng dẫn: TS. Vũ Chí Cường

Nhận xét bao gồm các nội dung sau đây:

1. Tính hợp lý trong cách đặt vấn đề và giải quyết vấn đề; ý nghĩa khoa học và thực tiễn:

Đặt vấn đề rõ ràng, mục tiêu cụ thể; đề tài có tính mới, cấp thiết; đề tài có khả năng ứng dụng, tính sáng tạo.

Đạt yêu cầu.

2. Phương pháp thực hiện/ phân tích/ thiết kế:

Phương pháp hợp lý và tin cậy dựa trên cơ sở lý thuyết; có phân tích và đánh giá phù hợp; có tính mới và tính sáng tạo.

Đạt yêu cầu.

3. Kết quả thực hiện/ phân tích và đánh giá kết quả/ kiểm định thiết kế:

Phù hợp với mục tiêu đề tài; phân tích và đánh giá/ kiểm thử thiết kế hợp lý; có tính sáng tạo/ kiểm định chặt chẽ và đảm bảo độ tin cậy.

Đạt yêu cầu.

4. Kết luận và đề xuất:

Kết luận phù hợp với cách đặt vấn đề, đề xuất mang tính cải tiến và thực tiễn; kết luận có đóng góp mới mẻ, đề xuất sáng tạo và thuyết phục.

Đạt yêu cầu.

5. Hình thức trình bày và bố cục báo cáo:

Văn phong nhất quán, bố cục hợp lý, cấu trúc rõ ràng, đúng định dạng mẫu; có tính hấp dẫn, thể hiện năng lực tốt, văn bản trau chuốt.

Đạt yêu cầu.

6. Kỹ năng chuyên nghiệp và tính sáng tạo:

Thể hiện các kỹ năng giao tiếp, kỹ năng làm việc nhóm, và các kỹ năng chuyên nghiệp khác trong việc thực hiện đề tài.

Đạt yêu cầu.

7. Tài liệu trích dẫn

Tính trung thực trong việc trích dẫn tài liệu tham khảo; tính phù hợp của các tài liệu trích dẫn; trích dẫn theo đúng chỉ dẫn APA.

Đạt.

8. Đánh giá về sự trùng lặp của đề tài

Cần khẳng định đề tài có trùng lặp hay không? Nếu có, đề nghị ghi rõ mức độ, tên đề tài, nơi công bố, năm công bố của đề tài đã công bố.

Đạt.

9. Những nhược điểm và thiếu sót, những điểm cần được bổ sung và chỉnh sửa*

Cần thêm tài liệu tham khảo.

10. Nhận xét tinh thần, thái độ học tập, nghiên cứu của sinh viên

Đạt.

Đề nghị của giảng viên hướng dẫn

Ghi rõ: "Báo cáo đạt/ không đạt yêu cầu của một khóa luận tốt nghiệp kỹ sư, và được phép/ không được phép bảo vệ khóa luận tốt nghiệp"

Báo cáo đạt yêu cầu và được phép bảo vệ.

Tp. HCM, ngày 25 tháng 6 năm 2026

Người nhận xét
(Ký và ghi rõ họ tên)

Vũ Chí Cường

* Giảng viên hướng dẫn có thể ghi tiếp vào mặt sau

LỜI CẢM ƠN

Để hoàn thành đồ án tốt nghiệp này, trước tiên nhóm thực hiện xin gửi lời cảm ơn chân thành đến Thầy Vũ Chí Cường, giảng viên Bộ môn Điện tử Công nghiệp – Y sinh, Trường Đại học Công nghệ Kỹ thuật Thành phố Hồ Chí Minh, người đã luôn tận tình hỗ trợ, góp ý và hướng dẫn nhóm trong suốt quá trình thực hiện đồ án. Đồng thời, nhóm cũng xin gửi lời cảm ơn đến quý Thầy Cô Trường Đại Học Công Nghệ Kỹ Thuật thành phố Hồ Chí Minh nói chung, cùng các Thầy Cô Khoa Điện – Điện tử nói riêng, Thầy Cô đã truyền đạt kiến thức nền tảng vững chắc để nhóm có thể vận dụng tốt vào đồ án này.

Trong quá trình thực hiện đồ án, do kiến thức và kinh nghiệm của nhóm còn hạn chế nên khó tránh khỏi những sai sót trong quá trình tìm hiểu, phân tích và trình bày. Nhóm rất mong nhận được sự góp ý và chỉ dẫn của Thầy để đồ án được hoàn thiện và đầy đủ hơn.

Nhóm xin chân thành cảm ơn!

TÓM TẮT

Với sự phát triển nhanh chóng của ngành vi mạch bán dẫn cùng với trí tuệ nhân tạo và học máy, bộ nhớ luôn đóng vai trò là thành phần quan trọng và là cầu nối trong quá trình xử lý và lưu trữ dữ liệu. Bộ nhớ điển hình bao gồm DRAM và SRAM. Nếu như DRAM cần làm tươi sau mỗi chu kỳ và dễ nhạy cảm với nhiễu thì SRAM lại không cần làm tươi và ít nhạy cảm với nhiễu hơn do cơ chế mạch chốt hồi tiếp của lõi ô nhớ. Do đó, SRAM được ứng dụng nhiều hơn vào các bộ nhớ cache,... nơi đòi hỏi tốc độ xử lý tối đa và công suất thấp. Đặc biệt, với xu hướng tính toán trong bộ nhớ (Computing-In-Memory) cho AI và xử lý mạng nơ-ron thần kinh, mảng SRAM không chỉ dùng để lưu trọng số mà còn dùng để tính toán trực tiếp ngay trong bộ nhớ giúp giải quyết nút thắt cổ chai về băng thông giữa bộ nhớ và bộ xử lý kiến trúc Von Neumann. Chính vì thế, nhóm đã nghiên cứu và quyết định thực hiện đề tài **“THIẾT KẾ VÀ MÔ PHỎNG MẢNG SRAM 8T 8×8 TÍCH HỢP TÍNH TOÁN TRONG BỘ NHỚ (COMPUTING-IN-MEMORY)”**.

Đề tài so sánh kiến trúc của ô nhớ SRAM 6T và SRAM 8T, sau đó so sánh độ ổn định giữa hai ô nhớ bằng phương pháp phân tích biên độ nhiễu tĩnh để chọn ra kiến trúc ô nhớ SRAM 8T thích hợp cho đề tài. Mảng nhớ với kích thước 8x8 tương đương với 64 bit được tích hợp với các khối ngoại vi gồm mạch ghi (Write Driver), mạch sạc trước (Pre-charge), mạch truyền dẫn (Transmission Gate), mạch giải mã hàng và cột (Row/Column Decoder), mạch điều khiển RWL và mạch MAC Decoder để thực hiện các chức năng ghi, đọc và tính toán.

Phép toán Multiply-Accumulate (MAC) được thực hiện trực tiếp trong mảng nhớ thông qua cơ chế xả điện tích trên đường Read Bit Line (RBL), tạo ra tín hiệu điện áp analog tỷ lệ với số lượng bit tham gia tính toán. Tín hiệu này sau đó được chuyển đổi sang dạng số bằng mạch MAC Decoder sử dụng các bộ so sánh với các mức điện áp tham chiếu. Từ kết quả MAC, hệ thống có thể suy diễn

các phép toán logic cơ bản như AND, OR, XOR và phép cộng 1 bit mà không cần bổ sung phần cứng khác.

Dựa vào bài báo [1] ở mục tài liệu tham khảo có đề cập đến việc so sánh với các nút công nghệ khác nhưng chưa thể hiện rõ, vì thế nhóm thiết kế và mô phỏng bộ nhớ trên hai công nghệ CMOS 65 nm và 90 nm bằng môi trường Cadence nhằm thể hiện và đánh giá các thông số đặc trưng như điện áp trên RBL, mức tham chiếu VREF, công suất tiêu thụ và khả năng phân biệt các mức MAC. Kết quả đạt được cho thấy kiến trúc SRAM 8T CIM có tiềm năng ứng dụng trong các hệ thống tính toán hiệu năng cao và các ứng dụng trí tuệ nhân tạo, nơi yêu cầu xử lý dữ liệu nhanh với mức tiêu thụ năng lượng thấp.

MỤC LỤC

LỜI CẢM ƠN	i
TÓM TẮT	ii
MỤC LỤC.....	iv
DANH MỤC HÌNH ẢNH	vi
DANH MỤC BẢNG.....	xi
DANH MỤC CÁC TỪ VIẾT TẮT	xii
CHƯƠNG 1: TỔNG QUAN.....	1
1.1. Giới thiệu	1
1.2. Mục tiêu đề tài.....	3
1.3. Phạm vi nghiên cứu.....	4
1.4. Phương pháp nghiên cứu	4
1.4.1. Phương pháp nghiên cứu lý thuyết	4
1.4.2. Phương pháp thiết kế và mô phỏng	5
1.4.3. Phương pháp so sánh và đánh giá.....	5
1.5. Bố cục đồ án.....	5
CHƯƠNG 2: CƠ SỞ LÝ THUYẾT	7
2.1. Công nghệ CMOS	7
2.1.1. MOSFET transistor.....	7
2.1.2. Đặc tính I-V	9
2.1.3. Công suất tiêu thụ	11
2.1.4. Công cụ thiết kế	12
2.2 Tổng quan về bộ nhớ SRAM	13
2.2.1. Đặc điểm	14
2.2.2. Ứng dụng	15
2.3 SRAM tính toán trên bộ nhớ.....	17
2.4. Ô nhớ SRAM	18
2.4.1. SRAM 6T.....	18
2.4.2 SRAM 8T.....	21
2.4.3 Biên độ nhiễu tĩnh.....	22

CHƯƠNG 3: THIẾT KẾ HỆ THỐNG	25
3.1 Lựa chọn ô nhớ	25
3.1.1 Phân tích ô nhớ SRAM 6T.....	25
3.1.2. Phân tích ô nhớ SRAM 8T	29
3.1.3. So sánh biên độ nhiễu tĩnh.....	30
3.2 Sơ đồ khối bộ nhớ SRAM 8T CIM 8x8.....	32
3.3 Sơ đồ mạch chi tiết bộ nhớ SRAM 8T CIM 8x8	34
3.3.1. Ô nhớ SRAM 8T.....	35
3.3.2 Mạch giải mã (Decoder 3 sang 8).....	38
3.3.3. Mạch ghi (Write Driver).....	42
3.3.4. Mạch RWL Driver	45
3.3.5. Mạch truy cập Transmission Gate	47
3.3.6. Mạch sạc trước (Pre-Charge).....	50
3.3.7. Mạch MAC Decoder.....	52
3.3.8. Mạch RWL Logic	58
3.3.9. Mạch WL Logic.....	61
3.3.10. Mạch đa hợp Mux 2 sang 1	63
3.3.11. Mạch đa hợp Mux 8 sang 1	67
CHƯƠNG 4: KẾT QUẢ MÔ PHỎNG.....	71
4.1 Kết quả đọc ghi và công suất của hệ thống.....	72
4.2 Nguyên lý tính toán của hệ thống	78
CHƯƠNG 5: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN.....	91
5.1 Kết luận	91
5.2. Hướng phát triển	92
TÀI LIỆU THAM KHẢO.....	94

DANH MỤC HÌNH ẢNH

Hình 2.1: Mô hình 3D minh họa cấu trúc transistor MOSFET.....	7
Hình 2.2: Mô tả cách hoạt động của transistor NMOS và PMOS	8
Hình 2.3: a) Đặc tuyến I-V của NMOS. b) Đặc tuyến I-V của PMOS.....	10
Hình 2.4: Mô hình phân cấp bộ nhớ.....	13
Hình 2.5: So sánh kiến trúc Von Neumann và kiến trúc tính toán trong bộ nhớ	17
Hình 2.6: Cấu tạo của một ô nhớ SRAM 6T	18
Hình 2.7: Dạng sóng khi đọc dữ liệu từ ô nhớ SRAM 6T	19
Hình 2.8: Dạng sóng ghi dữ liệu vào ô nhớ SRAM 6T	20
Hình 2.9: Cấu tạo của một ô nhớ SRAM 8T.....	21
Hình 2.10: Minh họa đường cong VTC ở chế độ giữ	23
Hình 2.11: Minh họa đường cong VTC ở chế độ đọc.....	24
Hình 2.12: Minh họa đường cong VTC ở chế độ ghi	24
Hình 3.1: Mô hình hóa 2 node điện áp của ô nhớ SRAM 6T trong quá trình đọc dữ liệu.....	25
Hình 3.2: Mô hình hóa node Q của phía bên trái ô nhớ.....	26
Hình 3.3: Dạng sóng điện áp tại node Q theo tỉ lệ CR.....	26
Hình 3.4: Mô hình hóa 2 node điện áp của ô nhớ SRAM 6T trong quá trình ghi dữ liệu.....	27
Hình 3.5: Mô hình hóa node Q của phía bên phải ô nhớ	28
Hình 3.6: Dạng sóng điện áp tại node Q theo tỉ lệ PR	28
Hình 3.7: Biểu đồ hình cánh bướm của SRAM 6T ở chế độ giữ.....	30
Hình 3.8: Biểu đồ hình cánh bướm của SRAM 6T ở chế độ đọc	30
Hình 3.9: Biểu đồ hình cánh bướm của SRAM 6T ở chế độ ghi.....	30
Hình 3.10: Biểu đồ hình cánh bướm của SRAM 8T ở chế độ giữ.....	31
Hình 3.11: Biểu đồ hình cánh bướm của SRAM 6T ở chế độ đọc	31
Hình 3.12: Biểu đồ hình cánh bướm của SRAM 6T ở chế độ ghi.....	31
Hình 3.13: Sơ đồ khối hệ thống	32
Hình 3.14: Sơ đồ mạch chi tiết hệ thống.....	34
Hình 3.15: Mạch nguyên lý ô nhớ SRAM 8T	35

Hình 3.16: Đóng gói ô nhớ SRAM 8T	35
.....	36
Hình 3.17: Dạng sóng mô phỏng quá trình ghi vào ô nhớ SRAM 8T	36
.....	36
Hình 3.18: Dạng sóng mô phỏng quá trình đọc bit 0 từ ô nhớ SRAM 8T.....	36
Hình 3.19: Dạng sóng mô phỏng quá trình đọc bit 1 từ ô nhớ SRAM 8T.....	37
Hình 3.20: Cấu tạo mạch Decoder 3 sang 8.....	38
Hình 3.21: Mạch nguyên lý mạch Decoder 3 sang 8.....	40
Hình 3.22: Đóng gói mạch Decoder 3 sang 8	41
.....	41
Hình 3.23: Dạng sóng mô phỏng mạch Decoder 3 sang 8.....	41
Hình 3.24: Cấu tạo mạch ghi Write Driver	42
Hình 3.25: Mạch nguyên lý mạch ghi Write Driver	43
Hình 3.26: Đóng gói mạch ghi Write Driver	43
Hình 3.27: Dạng sóng mô phỏng mạch ghi Write Driver	44
Hình 3.28: Cấu tạo mạch RWL Driver	45
Hình 3.29: Mạch nguyên lý mạch RWL Driver.....	46
Hình 3.30: Đóng gói mạch RWL Driver.....	46
Hình 3.31: Dạng sóng mô phỏng mạch RWL Driver	47
Hình 3.32: Cấu tạo mạch Transmission Gate.....	47
Hình 3.33: Mạch nguyên lý mạch Transmission Gate.....	49
Hình 3.34: Đóng gói mạch Transmission Gate.....	49
Hình 3.35: Dạng sóng mô phỏng mạch Transmission Gate	50
Hình 3.36: Cấu tạo mạch Pre-Charge	50
Hình 3.37: Mạch nguyên lý mạch Pre-Charge.....	51
Hình 3.38: Dạng sóng mô phỏng mạch Pre-Charge	52
Hình 3.39: Cấu tạo mạch MAC Decoder	53
Hình 3.40: Cấu tạo mạch Voltage Comparator.....	53
Hình 3.41: Mạch nguyên lý mạch Voltage comparator sử dụng transistor NMOS	54

Hình 3.43: Đóng gói mạch Voltage comparator sử dụng transistor PMOS	55
Hình 3.44: Đóng gói mạch Voltage comparator sử dụng transistor NMOS.....	55
Hình 3.45: Mạch nguyên lý mạch MAC Decoder 8 bit	56
Hình 3.46: Đóng gói mạch MAC Decoder	57
Hình 3.47: Dạng sóng mô phỏng mạch Voltage Comparator.....	57
Hình 3.48: Cấu tạo mạch RWL Logic	58
Hình 3.49: Mạch nguyên lý mạch RWL Logic.....	59
Hình 3.50: Đóng gói mạch mạch RWL Logic	59
Hình 3.51: Dạng sóng mạch RWL Logic.....	60
Hình 3.52: Cấu tạo mạch WL Logic	61
Hình 3.53: Mạch nguyên lý mạch WL Logic	62
Hình 3.54: Đóng gói mạch mạch WL Logic.....	62
Hình 3.55: Dạng sóng mạch WL Logic	63
Hình 3.56: Cấu tạo mạch Mux 2 sang 1.....	63
Hình 3.57: Mạch nguyên lý mạch Mux 2 sang 1	65
Hình 3.58: Đóng gói mạch mạch Mux 2 sang 1	65
Hình 3.59: Dạng sóng mô phỏng mạch Mux 2 sang 1.....	66
Hình 3.60: Cấu tạo mạch đa hợp Mux 8 sang 1	67
Hình 3.61: Mạch nguyên lý mạch Mux 8 sang 1	69
Hình 3.62: Đóng gói mạch mạch Mux 8 sang 1	69
Hình 3.63: Dạng sóng mạch Mux 8 sang 1	70
Hình 4.1: Sơ đồ mạch nguyên lý hệ thống trên Cadence.....	71
.....	72
Hình 4.2: Công suất trung bình ghi và đọc bit 1 ở điều kiện nhiệt độ -40°C, 1.8V	
.....	72
.....	72
Hình 4.3: Công suất trung bình ghi và đọc bit 1 ở điều kiện nhiệt độ 27°C, 1.8V	
.....	72
.....	73

Hình 4.4: Công suất trung bình ghi và đọc bit 1 ở điều kiện nhiệt độ 125°C, 1.8V	73
Hình 4.5: Công suất trung bình ghi và đọc bit 0 ở điều kiện nhiệt độ -40°C, 1.8V	73
Hình 4.6: Công suất trung bình ghi và đọc bit 0 ở điều kiện nhiệt độ 27°C, 1.8V	73
Hình 4.7: Công suất trung bình ghi và đọc bit 0 ở điều kiện nhiệt độ 125°C, 1.8V	74
Hình 4.8: Công suất trung bình ghi và đọc bit 1 ở điều kiện nhiệt độ -40°C, 1.2V	74
Hình 4.9: Công suất trung bình ghi và đọc bit 1 ở điều kiện nhiệt độ 27°C, 1.2V	74
Hình 4.10: Công suất trung bình ghi và đọc bit 1 ở điều kiện nhiệt độ 125°C, 1.2V	75
Hình 4.11: Công suất trung bình ghi và đọc bit 0 ở điều kiện nhiệt độ -40°C, 1.2V	75
Hình 4.12: Công suất trung bình ghi và đọc bit 0 ở điều kiện nhiệt độ 27°C, 1.2V	76
Hình 4.13: Công suất trung bình ghi và đọc bit 0 ở điều kiện nhiệt độ 125°C, 1.2V	76
Hình 4.14: Dạng sóng mô phỏng trường hợp MAC 0 với thư viện 65nm	78
Hình 4.15: Dạng sóng mô phỏng trường hợp MAC 1 với thư viện 65nm	78
Hình 4.16: Dạng sóng mô phỏng trường hợp MAC 2 với thư viện 65nm	79
Hình 4.17: Dạng sóng mô phỏng trường hợp MAC 3 với thư viện 65nm	79
Hình 4.18: Dạng sóng mô phỏng trường hợp MAC 4 với thư viện 65nm	80
Hình 4.19: Dạng sóng mô phỏng trường hợp MAC 5 với thư viện 65nm	80
Hình 4.20: Dạng sóng mô phỏng trường hợp MAC 6 với thư viện 65nm	81

Hình 4.21: Dạng sóng mô phỏng trường hợp MAC 7 với thư viện 65nm.....	81
Hình 4.22: Dạng sóng mô phỏng trường hợp MAC 8 với thư viện 65nm.....	82
Hình 4.23: Dạng sóng mô phỏng trường hợp MAC 0 với thư viện 90nm.....	82
Hình 4.24: Dạng sóng mô phỏng trường hợp MAC 1 với thư viện 90nm.....	83
Hình 4.25: Dạng sóng mô phỏng trường hợp MAC 2 với thư viện 90nm.....	83
Hình 4.26: Dạng sóng mô phỏng trường hợp MAC 3 với thư viện 90nm.....	83
Hình 4.27: Dạng sóng mô phỏng trường hợp MAC 4 với thư viện 90nm.....	84
Hình 4.28: Dạng sóng mô phỏng trường hợp MAC 5 với thư viện 90nm.....	84
Hình 4.29: Dạng sóng mô phỏng trường hợp MAC 6 với thư viện 90nm.....	84
Hình 4.30: Dạng sóng mô phỏng trường hợp MAC 7 với thư viện 90nm.....	85
Hình 4.31: Dạng sóng mô phỏng trường hợp MAC 8 với thư viện 90nm.....	85
Hình 4.32: Bảng kết quả mức điện áp trên đường RBL xả theo từng trường hợp	88
trong bài báo [1]	88
Hình 4.33: Bảng kết quả năng lượng tiêu thụ cho 8 hạng tử MAC	89
trong bài báo [1]	89
Hình 4.34: Biểu đồ so sánh mức năng lượng tiêu thụ.....	89

DANH MỤC BẢNG

Bảng 3.1: Bảng trạng thái mạch Decoder 3 sang 8.....	39
Bảng 3.2: Bảng trạng thái mạch đa hợp Mux 2 sang 1.....	64
Bảng 3.3: Bảng trạng thái mạch đa hợp Mux 8 sang 1.	68
Bảng 4.1: Kết quả công suất trung bình với thư viện 65nm.	76
Bảng 4.2: Kết quả công suất trung bình với thư viện 90nm.	76
Bảng 4.3: Kết quả mức sụt áp của đường RBL và ngõ ra mạch giải mã MAC đối với thư viện 65nm.	86
Bảng 4.4: Kết quả mức sụt áp của đường RBL và ngõ ra mạch giải mã MAC đối với thư viện 90nm.	86
Bảng 4.6: Dịch kết quả số thứ tự MAC thành các cổng logic cơ bản.....	87
Bảng 4.7: Năng lượng tiêu thụ cho 8 hạng tử MAC với thư viện 65nm.	88
Bảng 4.8: Năng lượng tiêu thụ cho 8 hạng tử MAC với thư viện 90nm.	88

DANH MỤC CÁC TỪ VIẾT TẮT

Từ viết tắt	Tên đầy đủ	Nghĩa tiếng Việt
ADC	Analog-to-Digital Converter	Bộ chuyển đổi tương tự sang số
AI	Artificial Intelligence	Trí tuệ nhân tạo
ALU	Arithmetic Logic Unit	Khối xử lý số học và logic
AND	AND Gate	Cổng logic AND
CIM	Computing-In-Memory	Tính toán trong bộ nhớ
CMOS	Complementary Metal-Oxide-Semiconductor	Công nghệ bán dẫn oxit kim loại bổ sung
CPU	Central Processing Unit	Bộ xử lý trung tâm
CR	Cell Ratio	Tỷ số cell
DRAM	Dynamic Random Access Memory	Bộ nhớ truy cập ngẫu nhiên động
EN	Enable	Tín hiệu cho phép
FPGA	Field-Programmable Gate Array	Mảng cổng lập trình được
GND	Ground	Mass/đất
CIM	Computing-In-Memory	Tính toán trong bộ nhớ
MAC	Multiply-Accumulate	Phép nhân - cộng tích lũy
MOSFET	Metal-Oxide-Semiconductor Field-Effect Transistor	Transistor hiệu ứng trường bán dẫn oxit kim loại
MUX	Multiplexer	Mạch đa hợp
NMOS	N-channel MOSFET	Transistor MOS kênh N
OR	OR Gate	Cổng logic OR
PMOS	P-channel MOSFET	Transistor MOS kênh P

PR	Pull-up Ratio	Tỷ số kéo lên
RAM	Random Access Memory	Bộ nhớ truy cập ngẫu nhiên
RBL	Read Bit Line	Đường bit đọc
SNM	Static Noise Margin	Biên độ nhiễu tĩnh
SoC	System-on-Chip	Hệ thống trên chip
SRAM	Static Random Access Memory	Bộ nhớ truy cập ngẫu nhiên tĩnh
VDD	Drain Supply Voltage	Điện áp nguồn cung cấp
VREF	Reference Voltage	Điện áp tham chiếu
VTC	Voltage Transfer Characteristic	Đặc tuyến truyền đạt điện áp
WE	Write Enable	Tín hiệu cho phép ghi
WL	Word Line	Đường từ
XOR	Exclusive OR	Cổng logic XOR
6T	Six-Transistor	Cấu trúc ô nhớ 6 transistor
8T	Eight-Transistor	Cấu trúc ô nhớ 8 transistor

CHƯƠNG 1: TỔNG QUAN

1.1. Giới thiệu

Ngày nay, với sự phát triển như vũ bão của công nghệ, việc ứng dụng công nghệ cao vào quy trình sản xuất và khát vọng tự chủ công nghệ đặc biệt đối với lĩnh vực vi mạch bán dẫn là vô cùng quan trọng và là mục tiêu hàng đầu của Việt Nam. Đơn cử, đầu năm 2026 vừa qua, Tập đoàn Công nghiệp - Viễn thông Quân đội (Viettel) đã khởi công tiến hành xây dựng nhà máy sản xuất chip bán dẫn đầu tiên với tiến trình 32nm tại khu công nghệ cao Hòa Lạc đánh dấu cột mốc ý nghĩa khi Việt Nam đang từng bước hoàn thiện hóa việc tự chủ quy trình thiết kế vi mạch từ giai đoạn thiết kế cho đến sản xuất thành sản phẩm. Đối với mục tiêu phát triển khoa học và công nghệ, ngành vi mạch bán dẫn được xem là mũi nhọn và là kim chỉ nam trong kỷ nguyên vươn mình của Việt Nam.

Mặt khác, sự bùng nổ của trí tuệ nhân tạo và học máy trong những năm gần đây là vô cùng lớn với bước ngoặt OpenAI đã lần đầu tiên ra mắt ChatGPT vào năm 2022, tạo ra một kỷ nguyên mới và là bàn đạp để cuộc đua về AI ngày càng phát triển mạnh mẽ hơn nữa trong thời gian gần đây. Lĩnh vực AI và vi mạch bán dẫn có mối quan hệ chặt chẽ với nhau bởi AI hoạt động trên phần cứng, các chip tiên tiến như ngày nay đều được tích hợp phần cứng xử lý dành cho tác vụ AI chuyên biệt, nơi yêu cầu tốc độ xử lý và hiệu năng cao của CPU và khả năng thực hiện các phép tính toán phức tạp trong thời gian ngắn.

Bên cạnh đó, trong các hệ thống tính toán truyền thống dựa trên kiến trúc Von-Neumann, dữ liệu phải liên tục được truyền qua lại giữa bộ nhớ và bộ xử lý để thực hiện các phép toán. Quá trình này gây ra độ trễ lớn và tiêu tốn nhiều năng lượng, đặc biệt trong các ứng dụng yêu cầu xử lý dữ liệu lớn như trí tuệ nhân tạo và học máy. Chính vì nguyên nhân đó đã gây ra nút thắt cổ chai giữa bộ nhớ và bộ xử lý, trở thành một trong những hạn chế chính của các hệ thống tính toán hiện đại.

Để giải quyết vấn đề này, các kiến trúc tính toán trong bộ nhớ (CIM - Computing-In-Memory) đã được nghiên cứu và phát triển, cho phép thực hiện các phép toán trực tiếp bên trong mảng nhớ. Bằng cách giảm thiểu việc truyền dữ liệu giữa bộ nhớ và bộ xử lý, kiến trúc CIM góp phần cải thiện đáng kể hiệu năng và hiệu quả năng lượng của hệ thống.

Trong các loại bộ nhớ hiện nay, SRAM được đánh giá là phù hợp cho các ứng dụng CIM nhờ tốc độ truy xuất cao, khả năng hoạt động ổn định và tương thích tốt với công nghệ CMOS. Tuy nhiên, cấu trúc SRAM 6 transistor (6T) truyền thống tồn tại hạn chế khi thực hiện các phép toán song song do sử dụng chung đường đọc và ghi, dẫn đến nguy cơ nhiễu và suy giảm độ ổn định của dữ liệu.

Nhằm khắc phục nhược điểm này, cấu trúc SRAM 8 transistor (8T) được đề xuất với việc bổ sung hai transistor cho đường đọc riêng biệt. Nhờ tách biệt đường đọc và đường ghi, SRAM 8T cải thiện đáng kể độ ổn định trong quá trình đọc, đồng thời cho phép kích hoạt đồng thời nhiều hàng mà không làm ảnh hưởng đến dữ liệu lưu trữ. Đây là đặc điểm quan trọng giúp SRAM 8T trở thành nền tảng phù hợp cho các kiến trúc CIM.

Xuất phát từ các yêu cầu trên, đề tài “THIẾT KẾ VÀ MÔ PHỎNG MẢNG SRAM 8T 8×8 TÍCH HỢP TÍNH TOÁN TRONG BỘ NHỚ (COMPUTING-IN-MEMORY)” được thực hiện nhằm nghiên cứu và đánh giá khả năng ứng dụng của kiến trúc này trong thực tế. Nội dung của đề tài bao gồm tìm hiểu cấu trúc SRAM 6T và SRAM 8T, so sánh hai kiến trúc SRAM 6T và SRAM 8T dựa trên sự ổn định, sau đó tiến hành xây dựng mảng nhớ kích thước 8x8 dựa trên kiến trúc đã chọn và khảo sát hoạt động của hệ thống thông qua mô phỏng. Bên cạnh đó, đề tài cũng tiến hành đánh giá ảnh hưởng của công nghệ chế tạo bằng cách triển khai thiết kế trên hai tiến trình công nghệ CMOS khác nhau đến công suất tiêu thụ.

Kết quả nghiên cứu góp phần cung cấp cơ sở cho việc phát triển các hệ thống tính toán hiệu năng cao và tiết kiệm năng lượng, đặc biệt trong các ứng dụng xử lý dữ liệu lớn và trí tuệ nhân tạo.

1.2. Mục tiêu đề tài

Đề tài “THIẾT KẾ VÀ MÔ PHỎNG MẢNG SRAM 8T 8×8 TÍCH HỢP TÍNH TOÁN TRONG BỘ NHỚ (COMPUTING-IN-MEMORY)” với mục tiêu cải tiến hơn so với SRAM thông thường chỉ bao gồm quá trình đọc và ghi. Trong quá trình tìm hiểu và nghiên cứu dựa theo bài báo [1] ở mục Tài liệu tham khảo, nhóm đặt ra những mục tiêu thực hiện như sau:

- Nghiên cứu và lựa chọn kiến trúc ô nhớ: Tìm hiểu nguyên lý hoạt động của hai cấu trúc SRAM 6T và SRAM 8T. Phân tích lẻ nhiều tính cho quá trình lưu trữ, đọc và ghi dữ liệu; sau đó, đưa ra lựa chọn thông số kích thước phù hợp cho ô nhớ. Trên cơ sở đó, lựa chọn cấu trúc SRAM 8T làm nền tảng cho thiết kế.
- Thiết kế mảng nhớ và các khối ngoại vi sử dụng phần mềm mô phỏng Cadence: Xây dựng mảng SRAM 8T với kích thước 8×8. Thiết kế các khối chức năng ngoại vi bao gồm mạch giải mã hàng/cột 3 đường sang 8 đường (Decoder 3→8), mạch nạp trước (Pre-charge), mạch dẫn truyền (Transmission Gate), mạch ghi (Write Driver), mạch đa hợp 8 sang 1 đường (Mux 8→1) và mạch điều khiển đường đọc (RWL Driver) phục vụ cho quá trình tính toán. Đồng thời, thiết kế mạch MAC Decoder để thực hiện chuyển đổi tín hiệu điện áp dạng tương tự sang dạng số.
- Sau đó, mô phỏng bằng công cụ Spectre của Cadence để kiểm chứng cơ chế xả điện tích trên đường Read Bit Line (RBL) (theo bài báo tham khảo [1]) và thực hiện phép toán Multiply-Accumulate (MAC) trực tiếp trong mảng nhớ. Xây dựng phương pháp suy diễn các phép toán logic cơ bản từ kết quả MAC. Ngoài ra, mô phỏng quá trình đọc/ghi và đánh giá độ ổn định của hệ thống thông qua các điều kiện nhiệt độ hoạt động khác nhau.
- So sánh giữa các công nghệ chế tạo: Triển khai thiết kế trên hai công nghệ CMOS 65 nm và 90 nm. So sánh và đánh giá ảnh hưởng của công nghệ chế tạo đến các thông số hoạt động như điện áp RBL và công suất tiêu thụ.

1.3. Phạm vi nghiên cứu

Để đảm bảo tính khả thi và tập trung của đề án, đề tài được giới hạn trong các phạm vi sau:

- Công nghệ: Thiết kế được triển khai trên hai thư viện công nghệ CMOS 65 nm và 90 nm nhằm phục vụ cho việc so sánh và đánh giá ảnh hưởng của công nghệ chế tạo đến đặc tính hoạt động của hệ thống.
- Công cụ thực hiện: Thiết kế sơ đồ nguyên lý và mô phỏng kiểm tra được thực hiện trên phần mềm Cadence Virtuoso kết hợp với công cụ mô phỏng Spectre.
- Kích thước mảng nhớ: Mảng SRAM 8T được xây dựng với kích thước 8×8, phục vụ cho việc khảo sát nguyên lý hoạt động và khả năng thực hiện tính toán trong bộ nhớ của toàn hệ thống.
- Điều kiện đánh giá: Mô phỏng hoạt động của hệ thống trong các chế độ đọc, ghi và tính toán. Khảo sát các thông số đặc trưng như điện áp trên đường RBL, độ trễ và công suất tiêu thụ.
- So sánh đặc tính hoạt động giữa hai công nghệ 65 nm và 90 nm.
- Giới hạn đề tài: Đề tài tập trung ở mức thiết kế mạch nguyên lý và mô phỏng kiểm chứng, chưa bao gồm thiết kế layout chi tiết hoặc chế tạo thực tế.

1.4. Phương pháp nghiên cứu

1.4.1. Phương pháp nghiên cứu lý thuyết

Nhóm thu thập và phân tích các tài liệu, bài báo liên quan đến cấu trúc SRAM 8T và các phương pháp thực hiện phép toán trong bộ nhớ. Trên cơ sở đó, xây dựng nền tảng lý thuyết phục vụ cho quá trình thiết kế và đánh giá hệ thống.

1.4.2. Phương pháp thiết kế và mô phỏng

Sử dụng phần mềm Cadence Virtuoso để thiết kế sơ đồ mạch nguyên lý của ô nhớ SRAM 8T, mảng nhớ và các khối mạch ngoại vi. Thực hiện mô phỏng bằng công cụ Spectre nhằm kiểm tra hoạt động và xác minh tính đúng đắn của thiết kế.

1.4.3. Phương pháp so sánh và đánh giá

So sánh các kết quả thu được giữa hai công nghệ CMOS 65 nm và 90 nm nhằm đánh giá ảnh hưởng của công nghệ chế tạo đến hiệu năng và độ ổn định của hệ thống. Từ đó, rút ra nhận xét và kết luận về tính hiệu quả của kiến trúc đề xuất.

1.5. Bố cục đồ án

Chương 1: Tổng quan

Ở chương 1 của quyển báo cáo đồ án bao gồm phần giới thiệu về sự phát triển của ngành vi mạch ở Việt Nam, sự phát triển của AI và mối quan hệ giữa AI và vi mạch bán dẫn qua đó thể hiện lý do chọn đề tài, mục tiêu nghiên cứu, phạm vi nghiên cứu, phương pháp nghiên cứu và bố cục của đồ án.

Chương 2: Cơ sở lý thuyết

Trình bày các kiến thức nền tảng liên quan đến SRAM, đặc biệt là cấu trúc SRAM 8T và kiến trúc tính toán trong bộ nhớ (Computing-In-Memory – CIM). Giới thiệu nguyên lý hoạt động của ô nhớ SRAM 6T và SRAM 8T, cơ chế xả điện tích trên đường Read Bit Line (RBL) của SRAM 8T, cùng với khái niệm biểu đồ cánh bướm của ba chế độ: giữ, đọc và ghi.

Chương 3: Thiết kế hệ thống bộ nhớ

Trình bày quá trình thiết kế ô nhớ SRAM 8T, bao gồm việc lựa chọn và tối ưu kích thước transistor, phân tích độ ổn định thông qua chỉ số Static Noise Margin (SNM) trong các chế độ hoạt động. Thiết kế các khối mạch ngoại vi và xây dựng mảng SRAM 8T kích thước 8×8. Thực hiện mô phỏng hoạt động của hệ thống trong các chế độ đọc, ghi và tính toán.

Chương 4: Kết quả và đánh giá

Trình bày các kết quả mô phỏng của từng khối và toàn bộ hệ thống. Đánh giá các thông số đặc trưng như điện áp, công suất tiêu thụ và khả năng phân biệt các mức MAC. So sánh kết quả giữa hai công nghệ CMOS 65 nm và 90 nm.

Chương 5: Kết luận và hướng phát triển


Tóm tắt các kết quả đạt được của đề tài, đồng thời đề xuất các hướng cải tiến và phát triển trong tương lai.

CHƯƠNG 2: CƠ SỞ LÝ THUYẾT

2.1 Công nghệ CMOS

Công nghệ CMOS (Complementary Metal-Oxide-Semiconductor) là nền tảng cốt lõi trong công nghệ chế tạo vi mạch hiện đại nhờ việc tích hợp song song cả hai loại transistor PMOS và NMOS trên cùng một chất bán dẫn. Điểm ưu việt lớn nhất của cấu trúc này là khả năng tiêu thụ công suất tĩnh cực kỳ thấp, do ở trạng thái logic ổn định (0 hoặc 1), luôn có một trong hai loại transistor ở trạng thái ngắt, ngăn cản dòng điện chạy trực tiếp từ nguồn (VDD) xuống đất (GND). Nhờ sở hữu các đặc tính vượt trội như biên độ chống nhiễu cao, khả năng tích hợp mật độ linh kiện lớn và hiệu suất chuyển mạch nhanh, công nghệ CMOS hiện nay được ứng dụng rộng rãi trong hầu hết các thiết bị điện tử, từ các bộ vi xử lý (CPU/GPU) hiệu năng cao, các vi điều khiển SoC, cho đến các kiến trúc bộ nhớ tĩnh SRAM và mạch xử lý tính toán trong bộ nhớ (CIM).

2.1.1 MOSFET transistor




Hình 2.1: Mô hình 3D minh họa cấu trúc transistor MOSFET

Trong thiết kế vi mạch số, transistor MOSFET là phần tử cơ bản dùng để xây dựng các khối chức năng như mạch logic, mạch nhớ và các mạch điều khiển. Transistor MOSFET hoạt động như một khóa điều khiển bằng điện áp với ba cực chính là Gate, Source và Drain (hoặc 4 cực nếu tính thêm cực nền Bulk/Substrate):

- **Cực Cổng (Gate - G):** Điện cực điều khiển, được cách ly hoàn toàn với kênh dẫn bằng một lớp oxit mỏng (thường là SiO_2).
- **Cực Nguồn (Source - S):** Nơi cung cấp các hạt dẫn đa số (hạt electron đối với NMOS và lỗ trống đối với PMOS).
- **Cực Máng (Drain - D):** Nơi thu nhận các hạt dẫn đổ về từ cực Source.
- **Cực Nền (Bulk/Substrate - B):** Phần đế bán dẫn (thường được nối với mức điện áp cố định như GND đối với NMOS và VDD đối với PMOS để phân cực ngược các diode ký sinh).

Transistor MOSFET hoạt động dựa trên nguyên lý điều khiển dòng điện bằng điện trường. Khi điện áp đặt vào cực gate vượt quá giá trị điện áp ngưỡng (tùy vào NMOS hoặc PMOS), một kênh dẫn được hình thành giữa cực nguồn (source) và cực máng (drain), cho phép dòng điện chạy qua. Ngược lại, khi điện áp gate nhỏ hơn điện áp ngưỡng, transistor ở trạng thái ngắt và không cho dòng điện đi qua.



Hình 2.2: Mô tả cách hoạt động của transistor NMOS và PMOS

Trong công nghệ CMOS, hai loại transistor NMOS và PMOS được sử dụng kết hợp để tạo nên các mạch logic có hiệu suất cao và tiêu thụ năng lượng thấp. Transistor NMOS dẫn khi điện áp gate ở mức cao và đóng vai trò kéo xuống do transistor NMOS dẫn điện áp ở mức logic “0” tốt, trong khi transistor PMOS dẫn


khi điện áp gate ở mức thấp và đóng vai trò kéo lên vì transistor PMOS dẫn điện áp ở mức logic “1” tốt. Sự kết hợp bổ sung giữa hai loại transistor này giúp đảm bảo rằng tại mỗi trạng thái logic chỉ có một nhánh dẫn, từ đó giảm đáng kể công suất tiêu thụ tĩnh của mạch.

Dựa trên nguyên lý này, các mạch CMOS cơ bản như inverter được xây dựng bằng cách mắc transistor NMOS và PMOS theo cấu trúc đối xứng. Ngoài ra, các khối mạch phức tạp hơn được xây dựng như Transmission Gate, latch, flip-flop, mạch nhớ SRAM và các mạch so sánh điện áp. Trong đó, Transmission Gate sử dụng kết hợp NMOS và PMOS mắc song song để truyền tín hiệu với đầy đủ mức logic “0” và “1” mà không bị suy hao điện áp. Nguyên lý này được áp dụng trong các mạch lưu trữ dữ liệu như latch và flip-flop nhằm đảm bảo tín hiệu được truyền và chốt chính xác theo tín hiệu điều khiển. Sự linh hoạt trong việc cấu hình transistor MOSFET cho phép thiết kế nhiều loại mạch khác nhau, từ mạch số đến mạch tương tự, đáp ứng yêu cầu của các hệ thống vi mạch hiện đại.

Như vậy, công nghệ CMOS với nền tảng là các transistor NMOS và PMOS đóng vai trò quan trọng trong việc xây dựng toàn bộ các khối chức năng của hệ thống, từ các cổng logic đơn giản đến các mạch lưu trữ và xử lý tín hiệu phức tạp.

2.1.2 Đặc tính I-V

Đặc tính I-V của MOSFET mô tả mối quan hệ giữa dòng điện cực máng I_D với các giá trị điện áp điều khiển cực cổng V_{GS} khác nhau và điện áp cực máng – nguồn V_{DS} .



Hình 2.3: a) Đặc tuyến I-V của NMOS. b) Đặc tuyến I-V của PMOS

Theo hình trên, cả hai transistor NMOS và PMOS đều có 3 vùng hoạt động phụ thuộc vào việc phân cực điện áp tại cực cổng. Đối với transistor NMOS có các vùng hoạt động như sau:

- **Vùng Cutoff:** $V_{gsn} < V_{tn}$, NMOS ngưng dẫn $\rightarrow I_{ds} \approx 0$.
- **Vùng Linear:** $V_{gsn} > V_{tn}$ và $V_{dsn} < V_{gsn} - V_{tn}$, NMOS dẫn tuyến tính $\rightarrow I_{ds}$ tăng tuyến tính theo V_{ds} .
- **Vùng Saturation:** $V_{gsn} > V_{tn}$ và $V_{dsn} > V_{gsn} - V_{tn}$, NMOS dẫn bão hòa $\rightarrow I_{ds}$ không còn phụ thuộc vào V_{ds} .

Đặc tuyến của transistor PMOS có phân đảo ngược so với đặc tuyến của transistor NMOS do hạt dẫn đa số của PMOS là lỗ trống nên sẽ có dấu về mặt toán học ngược với so với NMOS. Ở các nút công nghệ tiên tiến với kích thước nanomet nên chiều dài kênh dẫn ngắn nên dù chỉ có một lượng V_{ds} nhỏ cũng tạo nên một điện trường cực kỳ lớn. Do điện trường lớn nên các hạt dẫn sẽ va chạm liên tục với mạng tinh thể. Sự va chạm này dẫn đến tiêu tán năng lượng và khiến vận tốc của hạt dẫn đạt đến giá trị tối đa khiến dòng điện thấp hơn so với kỳ vọng lý tưởng. Bên cạnh đó, dòng điện I_{ds} trong thực tế ở vùng bão hòa cũng tăng nhẹ theo V_{ds} do hiện tượng thất kênh dẫn.

2.1.3 Công suất tiêu thụ

Một trong những lý do chính khiến công nghệ CMOS trở thành tiêu chuẩn công nghiệp cho các thiết kế vi mạch (bao gồm cả SRAM và các mạch xử lý CIM) là hiệu suất sử dụng năng lượng vượt trội. Tổng công suất tiêu thụ trong mạch CMOS toàn phần được xác định bằng tổng của hai thành phần chính: **Công suất tiêu thụ động (Dynamic Power)** và **Công suất tiêu thụ tĩnh (Static Power)**.

$$P_{total} = P_{dynamic} + P_{static}$$

$$P_{total} = (P_{switching} + P_{short-circuit}) + P_{static}$$

Trong đó:

- **Công suất chuyển mạch ($P_{switching}$):** Đây là thành phần chiếm tỷ trọng lớn nhất trong công suất động. Mỗi khi ngõ ra của một cổng logic CMOS chuyển từ mức thấp lên mức cao, dòng điện từ nguồn sẽ chạy qua transistor PMOS để sạc cho tụ điện ký sinh ngõ ra. Ngược lại, khi ngõ ra chuyển từ 1 về 0, năng lượng tích trữ trên tụ sẽ bị xả hoàn toàn qua transistor NMOS xuống đất và biến thành nhiệt năng.

- **Công suất ngắn mạch ($P_{short-circuit}$):** Trong quá trình chuyển đổi trạng thái, khi điện áp ngõ vào đang lơ lửng giữa mức 0 và 1, sẽ có một khoảng thời gian cực ngắn mà cả hai transistor PMOS và NMOS cùng dẫn. Hiện tượng này tạo ra một đường dẫn dòng điện trực tiếp ngắn mạch từ nguồn xuống đất.

- **Công suất tĩnh (P_{static}):** Khi mạch ở trạng thái nghỉ, không có sự chuyển đổi logic (tín hiệu giữ nguyên ở mức 0 hoặc 1). Về mặt lý thuyết lý tưởng, công suất tĩnh bằng 0. Tuy nhiên, trong các công nghệ nano-mét hiện đại, thành phần công suất tĩnh ngày càng lớn và trở thành một thách thức nghiêm trọng do các cơ chế dòng rò

$$P_{static} = I_{leakage} \cdot V_{DD}$$


Các thành phần tạo nên dòng $I_{leakage}$ bao gồm:

- **Dòng rò dưới ngưỡng (Subthreshold Leakage – I_{sub}):** Dòng điện chạy từ cực Drain sang cực Source ngay cả khi transistor tắt. Khi thu nhỏ kích thước hình học và giảm V_{th} để tăng tốc độ mạch, dòng rò dưới ngưỡng tăng lên theo hàm mũ.
- **Dòng rò xuyên hầm qua lớp oxit cổng (Gate Oxide Tunneling Leakage - I_{gate}):** Do lớp cách điện oxit SiO_2 cổng quá mỏng (chỉ vài nano-mét), các electron có thể xuyên qua hàng rào năng lượng bằng hiệu ứng cơ học lượng tử, tạo ra dòng rò từ cực Gate vào kênh dẫn.
- **Dòng rò phân cực ngược mối nối P-N (Junction Leakage - I_{junc}):** Dòng điện rò từ các vùng khuếch tán Drain/Source sang phần đế (Substrate) do các diode ký sinh bị phân cực ngược.

2.1.4. Công cụ thiết kế

Cadence Virtuoso là bộ công cụ tiêu chuẩn công nghiệp chuyên dụng cho quy trình thiết kế vi mạch bao gồm các mạch tương tự, tín hiệu hỗn hợp. Công cụ này cung cấp một môi trường làm việc toàn diện từ bước thiết kế sơ đồ nguyên lý đến thiết kế layout vật lý cho đến việc liên kết chặt chẽ với trình mô phỏng Spectre để phân tích các thông số đặc tính quan trọng của linh kiện.

2.2 Tổng quan về bộ nhớ SRAM



Hình 2.4: Mô hình phân cấp bộ nhớ

Trong các hệ thống máy tính và vi mạch điện tử hiện đại, bộ nhớ đóng vai trò lưu trữ thông tin, mã lệnh và dữ liệu xử lý. Dựa trên khả năng duy trì dữ liệu khi ngắt nguồn điện, toàn bộ hệ thống bộ nhớ được phân chia thành hai nhánh chính như hình bao gồm: **Bộ nhớ khả biến (Volatile Memory)** và **Bộ nhớ phi khả biến (Non-Volatile Memory)**.

Với bộ nhớ khả biến là loại bộ nhớ sẽ mất hoàn toàn dữ liệu khi không được cấp nguồn bao gồm 2 loại: DRAM và SRAM. Ngoài ra, bộ nhớ không khả biến là loại bộ nhớ lưu được dữ liệu một cách bền vững ngay cả khi không cấp nguồn vào hệ thống.

RAM (Random Access Memory) là bộ nhớ truy cập ngẫu nhiên, cho phép đọc và ghi dữ liệu tại bất kỳ địa chỉ nào với thời gian truy xuất gần như không phụ thuộc vào vị trí vật lý của dữ liệu. Đây là loại bộ nhớ tốc độ cao, được sử dụng để lưu trữ tạm thời chương trình và dữ liệu đang được xử lý bởi bộ xử lý trung tâm (CPU). Do là bộ nhớ khả biến dữ liệu trong RAM sẽ bị mất khi hệ thống ngừng cấp nguồn.

DRAM (Dynamic RAM) lưu trữ dữ liệu dưới dạng điện tích trong tụ điện, do đó cần được làm tươi định kỳ để tránh mất dữ liệu. Ngược lại, SRAM (Static Random Access Memory) lưu trữ dữ liệu bằng các mạch transistor CMOS dạng latch, cho phép duy trì trạng thái logic ổn định mà không cần cơ chế làm tươi.

Nhờ đặc điểm này, SRAM có tốc độ truy xuất nhanh và độ ổn định cao, thường được sử dụng trong các khối nhớ yêu cầu hiệu năng lớn như bộ nhớ cache hoặc bộ nhớ nội trong các hệ thống nhúng. Tuy nhiên, do sử dụng nhiều transistor cho mỗi bit, SRAM có mật độ tích hợp thấp hơn so với DRAM và chủ yếu được sử dụng ở quy mô nhỏ.

Trong các hệ thống tính toán hiện đại, đặc biệt là các ứng dụng xử lý dữ liệu lớn và trí tuệ nhân tạo, SRAM không chỉ đóng vai trò lưu trữ mà còn được khai thác như một nền tảng cho các kiến trúc Computing-In-Memory.

2.2.1 Đặc điểm

SRAM có một số đặc điểm quan trọng quyết định đến khả năng ứng dụng trong các hệ thống số hiện đại.

Trước hết, SRAM có khả năng duy trì dữ liệu ổn định nhờ sử dụng cấu trúc latch từ các transistor CMOS. Điều này giúp dữ liệu ít bị ảnh hưởng bởi nhiễu hoặc biến động điện áp trong quá trình hoạt động.

SRAM cũng có thời gian truy xuất thấp, cho phép thực hiện các thao tác đọc và ghi với độ trễ nhỏ. Đây là yếu tố quan trọng giúp SRAM phù hợp với các ứng dụng yêu cầu tốc độ xử lý cao.

Bên cạnh đó, SRAM có cấu trúc đơn giản ở mức điều khiển hệ thống do không cần mạch làm tươi (refresh) như DRAM. Điều này giúp giảm độ phức tạp trong thiết kế mạch điều khiển bộ nhớ.

Tuy nhiên, SRAM có nhược điểm là diện tích lớn trên mỗi bit lưu trữ, do cần nhiều transistor hơn so với các loại bộ nhớ khác. Điều này làm giảm mật độ tích hợp và tăng chi phí chế tạo.

Ngoài ra, SRAM có mức tiêu thụ năng lượng phụ thuộc vào hoạt động truy xuất. Trong trạng thái giữ dữ liệu, năng lượng tiêu thụ tương đối thấp, nhưng khi thực hiện đọc/ghi với tần số cao, công suất tiêu thụ có thể tăng lên đáng kể.

Một đặc điểm quan trọng trong các thiết kế hiện đại là khả năng mở rộng cấu trúc ô nhớ để phục vụ các mục tiêu chuyên biệt. Trong đó, SRAM 8T cho phép tách biệt hoàn toàn đường đọc và đường ghi, giúp cải thiện độ ổn định khi truy xuất và hỗ trợ các cơ chế tính toán trong bộ nhớ.

2.2.2. Ứng dụng

SRAM được sử dụng rộng rãi trong các hệ thống điện tử nhờ tốc độ truy xuất cao và độ ổn định tốt. Trong các hệ thống truyền thống, SRAM thường được ứng dụng trong bộ nhớ cache của CPU (L1, L2, L3) và register file nhằm đáp ứng yêu cầu truy xuất dữ liệu với độ trễ thấp.

Trong các hệ thống nhúng như vi điều khiển (MCU), FPGA và SoC, SRAM được tích hợp làm bộ nhớ nội để lưu trữ dữ liệu tạm thời, giúp nâng cao hiệu năng và giảm thời gian truy xuất so với bộ nhớ ngoài.

Tuy nhiên, trong các hệ thống hiện đại, đặc biệt là các ứng dụng trí tuệ nhân tạo và xử lý dữ liệu lớn, việc truyền dữ liệu liên tục giữa bộ nhớ và bộ xử lý trở thành một nút thắt hiệu năng. Để giải quyết vấn đề này, kiến trúc tính toán trong bộ nhớ đã được đề xuất, trong đó SRAM đóng vai trò là nền tảng quan trọng.

Trong kiến trúc tính toán trong bộ nhớ, SRAM không chỉ dùng để lưu trữ mà còn có khả năng thực hiện tính toán trực tiếp trong mảng nhớ. Đặc biệt, với cấu trúc SRAM 8T, việc tách biệt đường đọc và đường ghi cho phép khai thác cơ chế


xả điện tích trên đường đọc (RBL) để thực hiện các phép toán như nhân – cộng (Multiply-Accumulate – MAC) và các phép toán logic cơ bản như AND, OR, XOR.

Nhờ khả năng thực hiện tính toán song song ngay trong bộ nhớ, SRAM 8T CIM giúp giảm đáng kể lượng dữ liệu cần truyền giữa bộ nhớ và bộ xử lý, từ đó giảm tiêu thụ năng lượng và cải thiện hiệu năng hệ thống. Đây là một lợi thế đặc biệt quan trọng trong các ứng dụng như mạng nơ-ron nhân tạo, học máy và xử lý tín hiệu số, nơi các phép toán dạng vector và ma trận được thực hiện với tần suất cao.

Ngoài ra, kiến trúc SRAM 8T CIM còn cho phép thực hiện nhiều phép toán logic khác nhau từ cùng một phép tính MAC, giúp tối ưu tài nguyên phần cứng và giảm diện tích mạch. Điều này mở ra tiềm năng ứng dụng trong các hệ thống tính toán hiệu năng cao, thiết bị AI biên và các hệ thống nhúng thông minh.

Với những ưu điểm trên, SRAM – đặc biệt là SRAM 8T trong kiến trúc CIM – đang trở thành một hướng nghiên cứu và ứng dụng quan trọng trong các hệ thống điện tử hiện đại.

2.3 SRAM tính toán trên bộ nhớ




Hình 2.5: So sánh kiến trúc Von Neumann và kiến trúc tính toán trong bộ nhớ

Trong kiến trúc Von Neumann truyền thống như hình bên trái, mảng nhớ SRAM và khối xử lý đại số - logic (ALU) được thiết kế tách biệt hoàn toàn về mặt vật lý, dẫn đến việc dữ liệu bắt buộc phải di chuyển tuần tự và liên tục qua hệ thống bus kết nối để thực hiện các phép toán. Cơ chế dịch chuyển này tạo ra điểm nghẽn "Bức tường bộ nhớ" nghiêm trọng khi tốc độ xử lý của ALU bị giới hạn bởi băng thông đường truyền, đồng thời làm hao tán phần lớn năng lượng của hệ thống do quá trình sạc/xả liên tục trên các đường dây dài. Nhược điểm này khiến cấu trúc SRAM thông thường gặp thách thức lớn khi xử lý các thuật toán học máy vốn đòi hỏi tần suất truy xuất dữ liệu cực kỳ cao.

Ngược lại, kiến trúc Tính toán trong bộ nhớ (SRAM-based CIM) trong hình bên phải loại bỏ hoàn toàn vòng lặp dịch chuyển dữ liệu phức tạp bằng cách tích hợp chức năng xử lý toán học trực tiếp ngay bên trong mảng ô nhớ. Dựa trên việc kích hoạt đồng thời nhiều đường Wordline đối với SRAM 6T và đường Read Word Line đối với SRAM 8T, các phép toán nhân - tích lũy (MAC) quy mô lớn được thực hiện song song tại chỗ thông qua các định luật vật lý tương tự hoặc các cổng

2.4.1.2 Nguyên lý hoạt động


Chế độ đọc:



Hình 2.7: Dạng sóng khi đọc dữ liệu từ ô nhớ SRAM 6T

Để thực hiện chế độ đọc, các đường bit phải được sạc trước thả nổi ở mức cao để cảm biến sự sụt áp khi đọc dữ liệu. Đường WL lên mức cao. Mức điện áp tại 2 nút lưu trữ là đối lập nhau, nút có mức điện áp “0” sẽ kéo đường bit tương ứng xuống đất. Khi đó, BL và BLB có mức logic đối lập nhau. Mạch đọc đọc mức logic lưu trữ tại ô nhớ bằng cách kiểm tra trạng thái của 2 đường bit. Nếu $BL = 0$ và $BLB = 1$ thì ô nhớ lưu trữ bit “0”, ngược lại nếu $BL = 1$, $BLB = 0$ thì ô nhớ lưu trữ bit “1”. Sau khi kết thúc việc đọc dữ liệu thì đường WL được kéo xuống mức thấp, sau đó BL và BLB được nạp lại để chuẩn bị cho lần đọc tiếp theo. Ví dụ như trong hình trên, giả sử ô nhớ lưu trữ bit “0”, các đường BL và BLB được sạc trước lên mức VDD và thả nổi, sau đó khi kích hoạt đường WL thì node Q đang lưu trữ bit “0” – tức mức điện áp thấp nên sẽ kéo điện áp trên đường BL xuống mức thấp. Mạch đọc phía sau sẽ phát hiện sự chênh lệch điện áp giữa 2 đường BL và BLB và xuất ra kết quả đọc được.

Chế độ ghi:



Hình 2.8: Dạng sóng ghi dữ liệu vào ô nhớ SRAM 6T

Ví dụ như hình trên, giả sử ô nhớ lưu giá trị bit “0” tức $Q = 0$ và $\bar{Q} = 1$, sau đó đường BLB sẽ được kéo xuống mức thấp để xả điện áp từ mức cao xuống mức thấp tại nút $\bar{Q}$ (nút Q không bị kéo lên mức điện áp cao được do thông thường các transistor Pull_down được điều chỉnh kích thước nhằm mạnh hơn các transistor Pass-gate nên điện áp mức thấp được giữ chặt tại nút Q), khi điện áp tại nút $\bar{Q}$ được xả về mức 0 sẽ bật transistor Pull-up $Q2$ và tắt transistor Pull-down $Q1$ nên điện áp tại nút Q lúc này sẽ được kéo lên V_{DD} và hồi tiếp về nút $\bar{Q}$ nên quá trình ghi thành công thì ngắt đường WL xuống mức thấp. Tương tự như khi ô nhớ lưu giá trị bit “1” tức $Q = 1$ và $\bar{Q} = 0$ thì quá trình ghi vẫn tương tự.

2.4.2.2 Nguyên lý hoạt động

Chế độ đọc:

Để thực hiện chế độ đọc, đường RBL được nạp trước lên mức cao. Khi đó, tín hiệu RWL được đưa lên mức cao làm transistor Q8 dẫn. Giá trị dữ liệu được lưu tại hai nút Q và $\bar{Q}$ thông qua cặp inverter Q1, Q2, Q3, Q4, trong đó nút Q điều khiển transistor Q7. Nếu Q = 1 thì transistor Q7 dẫn, đồng thời Q8 dẫn nên tạo đường xả từ RBL xuống GND qua Q8 và Q7, làm điện áp trên RBL giảm xuống. Ngược lại, nếu Q = 0 thì Q7 ngắt, không có dòng xả nên RBL vẫn giữ mức điện áp cao. Mạch đọc xác định giá trị dữ liệu dựa vào mức điện áp trên RBL, nếu RBL bị kéo xuống thấp thì ô nhớ lưu “1”, nếu RBL giữ mức cao thì ô nhớ lưu “0”. Sau khi kết thúc quá trình đọc, tín hiệu RWL được đưa về mức thấp và RBL được nạp lại để chuẩn bị cho lần đọc tiếp theo.

Chế độ ghi:


Đối với quá trình ghi diễn ra tương tự như SRAM 6T, mạch ghi thiết lập hai đường BL và BLB ở hai mức logic đối lập. Khi tín hiệu WL được đưa lên mức cao, hai transistor truy cập Q5 và Q6 dẫn, cho phép dữ liệu từ đường bit truyền vào hai nút lưu trữ Q và $\bar{Q}$. Nếu BL = 1 và BLB = 0 thì Q được nạp lên mức “1” thông qua Q5 và $\bar{Q}$ bị kéo xuống mức “0” thông qua Q6, ngược lại nếu BL = 0 và BLB = 1 thì Q bị kéo xuống mức “0” và $\bar{Q}$ được nạp lên mức “1”. Cặp inverter Q1– Q4 sẽ duy trì trạng thái này sau khi ghi. Khi kết thúc quá trình ghi, tín hiệu WL được đưa về mức thấp, các transistor Q5 và Q6 ngắt và dữ liệu được lưu trữ ổn định trong ô nhớ.

2.4.3 Biên độ nhiễu tĩnh

Biên độ nhiễu tĩnh (Static Noise Margin - SNM) là chỉ số tiêu chuẩn dùng để định lượng khả năng duy trì trạng thái dữ liệu ổn định của ô nhớ SRAM trước các tác động của nhiễu điện áp DC tại các nút lưu trữ nội. Về mặt đồ thị, SNM được xác định bằng độ dài cạnh của hình vuông lớn nhất có thể vẽ bên trong các "mắt" của đường cong hình bướm (Butterfly Curve) – được tạo ra từ sự giao nhau

giữa hai đường cong đặc tính truyền đạt điện áp của hai inverter trong lõi ô nhớ. Giá trị SNM càng lớn chứng tỏ ô nhớ có khả năng chống nhiễu càng cao, giúp ngăn ngừa hiện tượng lật dữ liệu ngẫu nhiên do biến động nguồn điện hoặc sai lệch quy trình sản xuất.


Biên độ nhiễu tĩnh ở trạng thái giữ (Hold SNM) đại diện cho khả năng chống nhiễu của ô nhớ SRAM khi mạch ở chế độ nghỉ (không thực hiện tác vụ đọc hay ghi) và đường WL được giữ ở mức thấp. Lúc này, hai transistor truy cập đóng hoàn toàn, lõi lưu trữ hoạt động như một mạch hồi tiếp trong vòng kín. Biên độ nhiễu được thể hiện bằng kích thước hình vuông lớn nhất có thể vẽ được trong hai vòng đối xứng hoàn chỉnh của đường cong bướm. Do không chịu bất kỳ tác động dòng điện nào từ môi trường bên ngoài, giá trị biên độ nhiễu ở trạng thái giữ luôn đạt giá trị lớn nhất trong ba chế độ.



Hình 2.10: Minh họa đường cong VTC ở chế độ giữ


Biên độ nhiễu tĩnh ở trạng thái đọc (Read SNM) là giá trị bị ảnh hưởng do chịu tác động của nhiễu bên ngoài khi đường WL bật và các đường Bitline được nạp trước lên VDD. Dưới tác động của hiện tượng phân áp giữa transistor pass-gate và transistor pull-down, điện áp tại nút lưu trữ logic '0' bị kéo vọt lên cao tạo thành đỉnh nhiễu khi đọc và dễ làm lật trạng thái của ô nhớ. Hiện tượng này làm biến dạng đồ thị VTC, khiến các vòng của đường cong bướm bị bóp nghẹt và thu

nhỏ lại đáng kể so với trạng thái giữ. Để đảm bảo ô nhớ không bị lật dữ liệu ngẫu nhiên khi đọc, kích thước cạnh hình vuông phải lớn hơn 0.




Hình 2.11: Minh họa đường cong VTC ở chế độ đọc

Biên độ biên ghi (Write Margin hay Write SNM) thể hiện khả năng chấp nhận dữ liệu mới của ô nhớ SRAM khi một bên đường Bitline bị kéo xuống đất (GND) để thực hiện tác vụ ghi. Khác với chế độ đọc và giữ cần SNM lớn để duy trì tính ổn định, tác vụ Ghi thành công đòi hỏi phải cưỡng bức phá vỡ trạng thái cân bằng cũ; do đó, về mặt đồ thị, hai đường cong VTC phải được biến dạng sao cho chúng chỉ cắt nhau tại một điểm duy nhất thay vì ba điểm. Kích thước hình vuông nội tiếp lúc này càng nhỏ chứng tỏ ô nhớ càng dễ ghi.




Hình 2.12: Minh họa đường cong VTC ở chế độ ghi



Hình 3.2: Mô hình hóa node Q của phía bên trái ô nhớ

Do đó, khi đọc điện áp tại node Q = 0, để không ảnh hưởng đến trạng thái ô nhớ cần transistor Q1 mạnh hơn Q5 (theo định lý chia áp và khi transistor hoạt động thì nó như một điện trở).

$$\text{Tỉ số: CR (Cell Ratio)} = \frac{W_{\text{pull_down}}}{W_{\text{pass_gate}}} = \frac{W_{Q1}}{W_{Q5}}$$



Hình 3.3: Dạng sóng điện áp tại node Q theo tỉ lệ CR


Kết quả mô phỏng: Đồ thị cho thấy mối quan hệ nghịch biến rõ rệt giữa tỷ số kích thước Cell Ratio (CR) và điện áp nhiễu ΔV tại nút lưu trữ mức '0'. Số liệu cụ thể:

- Tại $CR = 1.0$: Điện áp nhiễu dâng lên cao nhất, đạt xấp xỉ 232 mV.
- Tại $CR = 2.0$: Điện áp nhiễu giảm mạnh xuống còn khoảng 145 mV.
- Tại $CR = 4.0$: Điện áp nhiễu giảm sâu xuống dưới 90 mV.

Lựa chọn điểm làm việc tại $CR = 1.4$ đến 1.8 .


Lý do: Tại khoảng này, ΔV giảm xuống mức rất an toàn ($\sim 160\text{mV} - 180\text{mV}$), thấp hơn nhiều so với điện áp ngưỡng cũng transistor NMOS ở phía đối diện. Đồng thời, việc chọn $CR < 2.0$ giúp kích thước ô nhớ không bị tăng quá nhiều. Việc tăng CR lên quá 2.0 (ví dụ lên 3.0 hay 4.0) là không cần thiết vì sự cải thiện về điện áp nhiễu là nhỏ nhưng lại tốn kém diện tích silicon.

Đối với quá trình ghi:



Hình 3.4: Mô hình hóa 2 node điện áp của ô nhớ SRAM 6T trong quá trình ghi dữ liệu


Giả sử, ô nhớ đang lưu bit '0', khi muốn ghi bit '1' vào ô nhớ thì kích hoạt đường WL, đồng thời đặt $BL = VDD$ và $BLB = 0$ để ghi bit '1'.



Hình 3.5: Mô hình hóa node $\bar{Q}$ của phía bên phải ô nhớ

Vì đã đặt transistor Q1 mạnh hơn Q5 nên khi ghi vào từ phía bên này rất khó để điện áp tại node Q tăng lên VDD, nên phải dựa vào node $\bar{Q}$ để lan truyền ngược lại node Q. Node $\bar{Q}$ đang lưu giá trị ‘1’ nên muốn kéo node này xuống giá trị ‘0’ cần transistor Q6 mạnh hơn Q4 (theo định lý chia áp và khi transistor hoạt động thì nó như một điện trở).

$$\text{Tỉ số PR (Pull-up Ratio)} = \frac{W_{\text{pull-up}}}{W_{\text{pass_gate}}} = \frac{W_4}{W_6}$$



Hình 3.6: Dạng sóng điện áp tại node $\bar{Q}$ theo tỉ lệ PR

Kết quả mô phỏng: Đồ thị cho thấy mối quan hệ giữa tỷ số kích thước Pull-up Ratio (PR) và điện áp nhiễu ΔV tại nút lưu trữ mức ‘1’. Tại PR = 1.0: Điện áp tại

nút $\bar{Q}$ thấp nhất (tức dễ ghi bit '0'), khi PR càng cao tức W4 lớn hơn nhiều so với W6 thì càng khó ghi bit '0' vào nút $\bar{Q}$.

Vì vậy, cần phải kéo node $\bar{Q}$ tức điện áp của VX từ mức '1' xuống mức '0' nên cần transistor Q6 mạnh hơn transistor Q4 (tức W6 lớn hơn W4), do đó khi tỉ số PR càng giảm thì việc ghi bit '0' vào dễ dàng.

3.1.2 Phân tích ô nhớ SRAM 8T

Vì ô nhớ SRAM 8T được phát triển từ lõi của ô nhớ SRAM 6T nên cách lựa chọn kích thước cho các transistor Pull-up, Pull-down và Pass-gate tương tự như trên.

Kết luận lựa chọn kích thước transistor:


→ Sau hai quá trình đọc và ghi, kích thước của các transistor trong ô nhớ được sắp xếp như sau: Pull-down transistor > Access transistor > Pull-up transistor.

Ngoài ra, các transistor đọc Q7 và Q8 được thiết kế với kích thước đủ lớn để đảm bảo khả năng xả dòng hiệu quả trên đường RBL nhưng vẫn cân bằng với yêu cầu tiêu thụ năng lượng của mạch.


→ **Kết luận:** Dựa trên kết quả mô phỏng, nhóm quyết định lựa chọn bộ thông số kích thước (W) cho các transistor như sau:

- Pull-down Transistor: $W_{PD} = 300\text{nm}$.
- Pass-gate Transistor: $W_{Access} = 250\text{nm}$.
- Pull-up Transistor: $W_{PU} = 200\text{nm}$.
- Read transistor: $W_{Read} \approx 200\text{nm}$.


3.1.3 So sánh biên độ nhiễu tĩnh




Hình 3.7: Biểu đồ hình cánh bướm của SRAM 6T ở chế độ giữ




Hình 3.8: Biểu đồ hình cánh bướm của SRAM 6T ở chế độ đọc




Hình 3.9: Biểu đồ hình cánh bướm của SRAM 6T ở chế độ ghi



Hình 3.10: Biểu đồ hình cánh bướm của SRAM 8T ở chế độ giữ




Hình 3.11: Biểu đồ hình cánh bướm của SRAM 6T ở chế độ đọc



Hình 3.12: Biểu đồ hình cánh bướm của SRAM 6T ở chế độ ghi

→ Vì đối với kiến trúc ô nhớ SRAM 6T sử dụng chung cặp đường tín hiệu BL và BLB cho cả quá trình đọc hoặc ghi nên khi ở chế độ đọc, phân mắt của sơ đồ cánh bướm của SRAM 6T hẹp hơn so với SRAM 8T nên hold SNM của ô nhớ SRAM 6T thấp hơn so với hold SNM của ô nhớ SRAM 8T (do kiến trúc SRAM 8T tách biệt đường đọc và đường ghi). Mặt khác, với chế độ tính toán trong bộ nhớ đòi hỏi bật một hay nhiều ô nhớ để đọc giá trị cùng một lúc phục vụ cho việc tính toán nên ô nhớ SRAM 8T tối ưu hơn do có read SNM cao. Vì vậy, nhóm quyết định chọn kiến trúc SRAM 8T để nghiên cứu cho đề tài.

3.2 Sơ đồ khối bộ nhớ SRAM 8T CIM 8x8




Hình 3.13: Sơ đồ khối hệ thống

Sơ đồ khối bao gồm:

- Khối mảng SRAM 8T 8x8: dùng lưu trữ 1 bit dữ liệu trên mỗi ô nhớ trong mảng nhớ.
- Khối sạc trước (Pre-charge): sạc trước đường RBL lên VDD trước mỗi chu kỳ đọc để đảm bảo điều kiện đọc ổn định.
- Khối Transmission Gate: đóng vai trò kết nối hoặc cô lập các đường BL/BLB giữa mảng nhớ với khối ghi.
- Khối ghi dữ liệu (Write Driver): tạo mức điện áp phù hợp trên BL/BLB để ghi dữ liệu vào cell SRAM.
- Khối giải mã MAC Decoder: nhận điện áp analog trên RBL, so sánh với các mức VREF, rồi chuyển thành kết quả số.
- Khối RWL Driver: điều khiển đường Read Word Line, kích hoạt nhiều hàng đọc tương ứng cùng một thời điểm.
- Decoder 3 đường sang 8 đường: chọn một đường WL tương ứng trong mảng nhớ và bật khối Transmission Gate tương ứng để ghi hoặc đọc từ ô nhớ.
- Khối Mux 8 sang 1: chọn cột thích hợp và kết hợp với mạch decoder để chọn ô nhớ tương ứng cho quá trình đọc.

3.3 Sơ đồ mạch chi tiết bộ nhớ SRAM 8T CIM 8x8




Hình 3.14: Sơ đồ mạch chi tiết hệ thống

3.3.1 Ô nhớ SRAM 8T


3.3.1.1 Mô phỏng

a) Sơ đồ nguyên lý




Hình 3.15: Mạch nguyên lý ô nhớ SRAM 8T

b) Đóng gói




Hình 3.16: Đóng gói ô nhớ SRAM 8T

c) Dạng sóng mô phỏng




Hình 3.17: Dạng sóng mô phỏng quá trình ghi vào ô nhớ SRAM 8T

Với kết quả dạng sóng như hình 3.17, giả sử ô nhớ lưu bit 0 ($Q=0$, $QB=1$), giá trị đường BL và BLB được mạch ghi xác lập ổn định ($BL=1$, $BLB=0$, tức ghi 0) trước khi bật WL nên khi tín hiệu WL được kích hoạt thì dữ liệu được ghi vào ô nhớ.



Hình 3.18: Dạng sóng mô phỏng quá trình đọc bit 0 từ ô nhớ SRAM 8T

Với kết quả dạng sóng như hình 3.18, giả sử ô nhớ lưu bit 0 ($Q=0$, $QB=1$), khi bật đường RWL cho quá trình đọc thì do ô nhớ đang lưu bit 0 nên transistor NMOS M4 tắt nên điện áp trên đường RBL không được xả và vẫn ở mức cao.




Hình 3.19: Dạng sóng mô phỏng quá trình đọc bit 1 từ ô nhớ SRAM 8T

Với kết quả dạng sóng như hình 3.19, giả sử lúc này ô nhớ lưu bit 1 ($Q=1$, $QB=0$), khi bật đường RWL cho quá trình đọc thì do ô nhớ đang lưu bit 1 nên transistor NMOS M4 bật nên điện áp trên đường RBL sẽ được xả thông qua transistor này xuống đất nên điện áp trên đường RBL sẽ giảm.

3.3.2 Mạch giải mã (Decoder 3 sang 8)

3.3.2.1 Cấu tạo



Hình 3.20: Cấu tạo mạch Decoder 3 sang 8

Bộ giải mã 3 sang 8 được tạo từ 3 tín hiệu địa chỉ đầu vào I2, I1, I0 và một tín hiệu điều khiển Enable ký hiệu là E. Mỗi ngõ ra của Decoder được hình thành bởi một cổng AND 4 ngõ vào, gồm ba tín hiệu địa chỉ ở dạng thuận hoặc đảo và tín hiệu điều khiển E.

Các tín hiệu địa chỉ I2, I1, I0 được đưa qua các cổng đảo để tạo ra cả hai dạng thuận và đảo. Từ đó, mạch tạo thành 8 tổ hợp logic khác nhau tương ứng với 8 ngõ ra O0 đến O7. Mỗi ngõ ra đại diện cho một hàng hoặc một cột được chọn trong mảng SRAM tùy theo vị trí sử dụng của Decoder trong hệ thống.

3.3.2.2 Nguyên lý hoạt động

Bảng 3.1: Bảng trạng thái mạch Decoder 3 sang 8

E	I2	I1	I0	O7	O6	O5	O4	O3	O2	O1	O0
0	X	X	X	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	1
1	0	0	1	0	0	0	0	0	0	1	0
1	0	1	0	0	0	0	0	0	1	0	0
1	0	1	1	0	0	0	0	1	0	0	0
1	1	0	0	0	0	0	1	0	0	0	0
1	1	0	1	0	0	1	0	0	0	0	0
1	1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	1	0	0	0	0	0	0	0


Theo bảng trạng thái, khi tín hiệu $E = 1$, bộ giải mã bắt đầu hoạt động. Ba tín hiệu địa chỉ I2, I1, I0 xác định duy nhất một trong 8 tổ hợp logic. Tổ hợp này sẽ làm cho chỉ một trong các cổng AND 4 ngõ vào nhận đủ điều kiện để xuất mức logic “1”, trong khi 7 ngõ ra còn lại đều bằng “0”. Nhờ đó, tại mỗi thời điểm bộ giải mã chỉ kích hoạt duy nhất một đường chọn hàng hoặc chọn cột trong mảng SRAM. Ngược lại, khi $E = 0$, tất cả các cổng AND đều bị chặn, mọi ngõ ra O0 đến O7 đều ở mức “0”.

Mạch chọn hàng Row Decoder nhận các bit địa chỉ hàng I2, I1, I0 và kích hoạt duy nhất một ngõ ra trong các tín hiệu O0 đến O7. Các tín hiệu này được đưa đến mạch WL Logic để tạo ra các đường WL0 đến WL7 trong chế độ ghi dữ liệu. Khi một đường WL được kích hoạt, các transistor truy cập ghi trong hàng tương ứng sẽ dẫn, cho phép dữ liệu từ đường BL và BLB được ghi vào các ô nhớ thuộc hàng đó.

Mạch chọn cột Column Decoder nhận các bit địa chỉ cột I2, I1, I0 và tạo ra một trong các tín hiệu chọn cột O0 đến O7. Các ngõ ra này điều khiển các Transmission Gate được nối với các đường bit BL và BLB. Khi một ngõ ra của Column Decoder được kích hoạt, Transmission Gate tương ứng sẽ dẫn, cho phép tín hiệu từ cột được chọn truyền đến các khối mạch phía sau như Write Driver, trong khi các cột còn lại bị cách ly.


3.3.2.3 Mô phỏng

a) Sơ đồ nguyên lý




Hình 3.21: Mạch nguyên lý mạch Decoder 3 sang 8

b) Đóng gói



Hình 3.22: Đóng gói mạch Decoder 3 sang 8

c) Dạng sóng mô phỏng




Hình 3.23: Dạng sóng mô phỏng mạch Decoder 3 sang 8

Với kết quả dạng sóng như hình 3.23, khi tín hiệu $EN = 1$, $Y2_Y1_Y0 = 0_0_0$ thì chỉ có một ngõ ra $O0 = 1$, khi $Y2_Y1_Y0 = 0_0_1$ thì chỉ có ngõ ra $O1 = 1$, các trường hợp tương tự còn lại đều cho ra kết quả đúng.

3.3.3 Mạch ghi (Write Driver)

3.3.3.1 Cấu tạo



Hình 3.24: Cấu tạo mạch ghi Write Driver


Mạch ghi (Write Driver) được cấu tạo từ hai nhánh điều khiển đối xứng, mỗi nhánh gồm một transistor PMOS và một transistor NMOS dùng để kéo đường BIT hoặc BITB lên mức cao hoặc xuống mức thấp. Hai nhánh này nhận tín hiệu dữ liệu vào cùng tín hiệu cho phép ghi WE.

3.3.3.2 Nguyên lý hoạt động

Mạch điều khiển ghi chịu trách nhiệm ghi một giá trị cụ thể vào trong ô nhớ. Mạch có chức năng sạc hoặc xả các đường bit vào bit mong muốn được viết trong ô bộ nhớ. Mạch này có hai tín hiệu đầu vào D và WE, chúng là tín hiệu đại diện cho giá trị bit được ghi trong ô bộ nhớ (D) và kích hoạt ghi tín hiệu điều khiển (WE). Tín hiệu điều khiển hoạt động là cho phép hoặc không truy cập vào các dòng bit bằng mạch điều khiển ghi. Khi bật, mạch điều khiển ghi áp đặt trong các dòng bit.


3.3.3.3 Mô phỏng

a) Sơ đồ nguyên lý




Hình 3.25: Mạch nguyên lý mạch ghi Write Driver

b) Đóng gói



Hình 3.26: Đóng gói mạch ghi Write Driver

c) Dạng sóng mô phỏng




Hình 3.27: Dạng sóng mô phỏng mạch ghi Write Driver

Với kết quả dạng sóng mô phỏng như hình 3.27, khi $WE = 1$ (cho phép mạch ghi) thì ngõ ra BIT và BITB sẽ phụ thuộc vào ngõ vào D, tức khi $D = 0$ thì $BIT = 0$ và $BITB = 1$ thì mạch thực hiện ghi bit 0; ngược lại, khi $D = 1$ thì $BIT = 1$ và $BITB = 0$ thì mạch thực hiện ghi bit 1.

3.3.4 Mạch RWL Driver

3.3.4.1 Cấu tạo



Hình 3.28: Cấu tạo mạch RWL Driver

Mạch điều khiển RWL Driver có chức năng tạo tín hiệu điều khiển cho các đường đọc RWL của mảng SRAM 8T trong chế độ tính toán trong bộ nhớ. Mạch RWL Driver được cấu tạo gồm 8 cổng AND hai ngõ vào. Một ngõ vào của mỗi cổng AND nhận dữ liệu điều khiển tương ứng với từng hàng, ngõ vào còn lại nhận tín hiệu cho phép chung Enable. Ngõ ra của 8 cổng AND lần lượt nối tới 8 đường RWL của mảng nhớ.


3.3.4.2 Nguyên lý hoạt động

Mạch RWL Driver hoạt động dựa trên tín hiệu cho phép Enable và 8 tín hiệu dữ liệu vào. Khi Enable ở mức thấp, tất cả các ngõ ra của khối RWL Driver đều ở mức thấp, do đó không có đường RWL nào được kích hoạt. Khi Enable ở mức cao, mỗi cổng AND sẽ truyền tín hiệu dữ liệu tương ứng ra ngõ ra. Nếu dữ liệu vào của một hàng bằng 1 thì ngõ ra tương ứng cũng bằng 1, làm kích hoạt đường RWL của hàng đó. Ngược lại, nếu dữ liệu vào bằng 0 thì ngõ ra vẫn ở mức

thấp và hàng tương ứng không tham gia vào quá trình đọc hoặc tính toán. Nhờ đó, khối RWL Driver cho phép kích hoạt đồng thời nhiều đường RWL theo mẫu dữ liệu đầu vào, phù hợp với yêu cầu thực hiện phép toán song song trong kiến trúc Computing-In-Memory.


3.3.4.3 Mô phỏng

a) Sơ đồ nguyên lý




Hình 3.29: Mạch nguyên lý mạch RWL Driver

b) Đóng gói



Hình 3.30: Đóng gói mạch RWL Driver

c) Dạng sóng




Hình 3.31: Dạng sóng mô phỏng mạch RWL Driver

Với kết quả mô phỏng dạng sóng như hình 3.31, khi tín hiệu EN_RWL = 1 thì tín hiệu ngõ ra theo ngõ vào và khi EN_RWL = 0 thì tín hiệu ngõ ra luôn bằng 0 bất chấp ngõ vào có thay đổi.

3.3.5 Mạch truy cập Transmission Gate

3.3.5.1 Cấu tạo



Hình 3.32: Cấu tạo mạch Transmission Gate

Mạch Transmission Gate có chức năng kết nối giữa mảng SRAM và mạch ghi (Write Driver), cho phép truyền dữ liệu giữa các đường bit BL, BLB và mạch ghi trong quá trình ghi dữ liệu. Mạch được cấu tạo gồm hai Transmission Gate, mỗi Transmission Gate bao gồm một transistor NMOS và một transistor PMOS mắc song song. Hai Transmission Gate này lần lượt nối với hai đường BL và BLB. Tín hiệu điều khiển Enable và Enable đảo được sử dụng để điều khiển trạng thái đóng hoặc ngắt của các Transmission Gate. Ngõ ra của mạch được nối với mạch Write Driver.

3.3.5.2 Nguyên lý hoạt động


Mạch Transmission Gate hoạt động dựa trên tín hiệu Enable để điều khiển việc truyền dữ liệu. Khi tín hiệu Enable ở mức cao, transistor NMOS dẫn và tín hiệu Enable đảo ở mức thấp làm transistor PMOS cũng dẫn, do đó Transmission Gate được bật, tạo đường dẫn giữa mạch ghi và các đường BL, BLB. Khi đó, dữ liệu từ Write Driver được truyền trực tiếp lên các đường bit để ghi vào ô nhớ.

Ngược lại, khi Enable ở mức thấp, transistor NMOS ngắt và tín hiệu Enable đảo ở mức cao làm transistor PMOS cũng ngắt, do đó Transmission Gate bị tắt, tách biệt mạch ghi khỏi mảng SRAM. Điều này giúp tránh ảnh hưởng của mạch ghi đến quá trình đọc hoặc các chế độ hoạt động khác.

Nhờ sử dụng cấu trúc Transmission Gate gồm NMOS và PMOS song song, mạch có khả năng truyền đầy đủ mức logic “0” và “1” mà không bị suy hao điện áp, đảm bảo độ chính xác của dữ liệu trong quá trình ghi.


3.3.5.3 Mô phỏng

a) Sơ đồ nguyên lý




Hình 3.33: Mạch nguyên lý mạch Transmission Gate

b) Đóng gói



Hình 3.34: Đóng gói mạch Transmission Gate

c) Dạng sóng




Hình 3.35: Dạng sóng mô phỏng mạch Transmission Gate

Với kết quả mô phỏng dạng sóng như hình 3.35, khi tín hiệu EN = 1, mạch Transmission Gate bật dẫn thông ngõ vào và ngõ ra, khi ngắt tín hiệu EN thì điện áp của ngõ ra bị thả nổi tùy thuộc vào mức điện áp trước đó.

3.3.6 Mạch sạc trước (Pre-Charge)

3.3.6.1 Cấu tạo



Hình 3.36: Cấu tạo mạch Pre-Charge


Mạch sạc trước (Pre-Charge) trong kiến trúc SRAM 8T CIM có chức năng nạp trước đường đọc RBL lên mức điện áp nguồn trước mỗi chu kỳ đọc hoặc tính toán. Do hệ thống sử dụng đường đọc riêng biệt, mạch Pre-Charge chỉ cần một transistor PMOS để thực hiện quá trình sạc cho RBL. Transistor này được điều khiển bởi tín hiệu PRE, trong đó cực nguồn nối với VDD, cực máng nối với RBL và cực cổng nhận tín hiệu điều khiển PRE.

3.3.6.2 Nguyên lý hoạt động

Mạch Pre-Charge hoạt động khi tín hiệu PRE ở mức thấp. Khi $PRE = 0$, transistor PMOS dẫn và tạo đường nối từ VDD đến RBL, làm cho điện áp trên RBL được nạp lên mức cao. Sau khi quá trình nạp trước hoàn tất, tín hiệu PRE được đưa lên mức cao làm transistor PMOS ngắt, tách RBL khỏi nguồn cấp. Khi đó, đường RBL ở trạng thái thả nổi và sẵn sàng cho quá trình đọc hoặc thực hiện phép tính trong bộ nhớ. Trong giai đoạn đọc, nếu ô nhớ tạo đường xả xuống đất thì điện áp trên RBL sẽ giảm xuống; ngược lại, nếu không có đường xả thì RBL vẫn giữ mức điện áp cao. Nhờ đó, mạch đọc hoặc mạch MAC Decoder có thể xác định giá trị dữ liệu hoặc kết quả tính toán dựa trên mức điện áp của RBL.


3.3.6.3 Mô phỏng

a) Sơ đồ nguyên lý



Hình 3.37: Mạch nguyên lý mạch Pre-Charge

b) Dạng sóng




Hình 3.38: Dạng sóng mô phỏng mạch Pre-Charge

Với kết quả mô phỏng dạng sóng như hình 3.38, khi tín hiệu `PRE_CHARGE = 0` (cho phép sạc trước) thì điện áp trên đường `RBL` từ mức thấp sẽ được sạc dần lên đến mức `VDD`.


3.3.7 Mạch MAC Decoder

3.3.7.1 Cấu tạo

Mạch `MAC Decoder` trong kiến trúc `SRAM 8T CIM` có chức năng chuyển đổi điện áp analog trên đường `Read Bit Line (RBL)` thành các tín hiệu số tương ứng với kết quả phép toán `Multiply-Accumulate (MAC)`. Mạch được cấu tạo từ 8 khối `Voltage Comparator`, mỗi khối so sánh nhận một mức điện áp tham chiếu riêng từ `VREF0` đến `VREF7` và chung đầu vào `VIN` từ `RBL`. Mỗi comparator gồm cặp transistor `NMOS/PMOS` vi sai, transistor `PMOS` tải gương dòng và transistor nguồn dòng đuôi `IDC`, kết hợp với tầng inverter để tạo tín hiệu logic ổn định. Các transistor điều khiển `EN` và `ENB` dùng để bật/tắt hoạt động của comparator, giảm công suất tiêu thụ khi không cần thiết. Ngõ ra của các comparator tạo thành các tín hiệu `MAC0` đến `MAC7`.



Hình 3.39: Cấu tạo mạch MAC Decoder



Hình 3.40: Cấu tạo mạch Voltage Comparator


3.3.7.2 Nguyên lý hoạt động

Mạch MAC Decoder hoạt động dựa trên tín hiệu EN và điện áp VIN từ đường RBL. Khi EN được kích hoạt, các transistor điều khiển dẫn, cho phép dòng điện đi từ VDD qua transistor vi sai và tải để tạo điện áp tại ngõ ra. Comparator so sánh VIN với mức VREF tương ứng; nếu $VIN < VREF$ thì ngõ ra logic ở mức “1”, ngược lại nếu $VIN > VREF$ thì ngõ ra giữ mức “0”. Khi $EN = 0$, comparator bị ngắt hoàn toàn, ngăn dòng điện đi qua và giảm công suất tiêu thụ. Tập hợp các tín


hiệu MAC0–MAC7 tạo thành mã thermometer code, biểu diễn giá trị MAC count, cho phép suy diễn các phép toán logic hoặc cộng tích lũy trực tiếp trong mảng SRAM 8T CIM mà không cần phần cứng bổ sung. Trong quá trình đọc hoặc tính toán, điện áp trên RBL thay đổi theo số lượng ô nhớ tham gia xả dòng, và tín hiệu ngõ ra MAC phản ánh trực tiếp kết quả của phép toán MAC.

3.3.7.3 Mô phỏng

a) Sơ đồ nguyên lý




Hình 3.41: Mạch nguyên lý mạch Voltage comparator sử dụng transistor NMOS




Hình 3.42: Mạch nguyên lý mạch Voltage comparator sử dụng transistor PMOS


b) Đóng gói




Hình 3.43: Đóng gói mạch Voltage comparator sử dụng transistor PMOS



Hình 3.44: Đóng gói mạch Voltage comparator sử dụng transistor NMOS




Hình 3.45: Mạch nguyên lý mạch MAC Decoder 8 bit



Hình 3.46: Đóng gói mạch MAC Decoder

c) Dạng sóng




Hình 3.47: Dạng sóng mô phỏng mạch Voltage Comparator

Với kết quả mô phỏng dạng sóng như hình 3.47, khi điện áp ngõ vào cao hơn điện áp tham chiếu thì ngõ ra sẽ xuất ra mức điện áp cao tức mức logic 1; ngược lại, khi điện áp ngõ vào thấp hơn điện áp tham chiếu thì ngõ ra sẽ xuất ra mức điện áp thấp tức mức logic 0.

3.3.8 Mạch RWL Logic

3.3.8.1 Cấu tạo



Hình 3.48: Cấu tạo mạch RWL Logic

Mạch RWL Logic có chức năng điều khiển các đường RWL trong mảng SRAM, nhằm kích hoạt các hàng cần thiết trong quá trình đọc dữ liệu. Mạch này bao gồm một cổng AND và một cổng OR. Cổng AND nhận tín hiệu từ hai đầu vào, bao gồm tín hiệu điều khiển RE và tín hiệu IN1, sau đó truyền tín hiệu này vào cổng OR. Cổng OR kết hợp tín hiệu từ cổng AND và tín hiệu IN2, cuối cùng tạo ra tín hiệu đầu ra OUT_RWL. Tín hiệu OUT_RWL này sẽ điều khiển đường RWL, kích hoạt các hàng trong mảng SRAM khi thực hiện phép toán đọc.


3.3.8.2 Nguyên lý hoạt động

Mạch RWL Logic hoạt động như một bộ điều khiển tín hiệu kích hoạt cho các đường RWL trong mảng SRAM. Khi cần thực hiện phép toán đọc, tín hiệu vector A từ khối RWL Driver sẽ được truyền qua mạch RWL Logic từ ngõ vào IN2. Cổng AND kiểm tra các tín hiệu điều khiển RE và IN1. Nếu cả hai tín hiệu này ở mức cao, cổng AND sẽ tạo tín hiệu logic "1". Tín hiệu này được đưa vào cổng OR, kết hợp với tín hiệu IN2. Nếu tín hiệu IN2 cũng ở mức cao, cổng OR sẽ tạo ra tín hiệu mức "1" tại ngõ ra OUT_RWL, kích hoạt đường RWL và chọn hàng tương ứng trong mảng SRAM để thực hiện phép toán đọc hoặc tính MAC.

Công dụng chính của mạch RWL Logic là đảm bảo rằng tín hiệu đọc chỉ được truyền qua khi các điều kiện logic phù hợp, đồng thời tối ưu hóa việc lựa chọn hàng cần đọc trong mảng SRAM khi thực hiện các phép toán với vector A.


3.3.8.3 Mô phỏng

a) Sơ đồ nguyên lý




Hình 3.49: Mạch nguyên lý mạch RWL Logic

b) Đóng gói



Hình 3.50: Đóng gói mạch mạch RWL Logic

c) Dạng sóng




Hình 3.51: Dạng sóng mạch RWL Logic

Với kết quả mô phỏng dạng sóng như hình 3.51, khi mạch RWL Logic được nối vào hệ thống, tín hiệu RE sẽ được nối với tín hiệu RE của hệ thống, tín hiệu IN1 sẽ được nối với ngõ ra mạch giải mã hàng 3 sang 8 và tín hiệu IN2 sẽ được nối với ngõ ra của mạch RWL Driver. Khi đó, nếu trong quá trình đọc, mạch RWL Driver tắt (các ngõ ra mạch RWL sẽ luôn bằng 0) và tín hiệu RE bật nên lúc này ngõ ra mạch sẽ phụ thuộc vào ngõ ra của mạch Decoder hàng để chọn 1 hàng RWL duy nhất cho quá trình đọc. Còn nếu ở chế độ tính toán, tín hiệu RE=0 nên ngõ ra sẽ phụ thuộc hoàn toàn vào IN2 tức ngõ ra của mạch RWL Driver.

3.3.9 Mạch WL Logic

3.3.9.1 Cấu tạo



Hình 3.52: Cấu tạo mạch WL Logic

Mạch WL Logic có chức năng điều khiển các đường Word Line của mảng SRAM 8T, nhằm cho phép hoặc chặn tín hiệu chọn hàng từ Row Decoder trước khi đưa vào mảng nhớ. Khối WL Logic được cấu tạo gồm 8 cổng AND hai ngõ vào. Một ngõ vào của mỗi cổng AND nhận tín hiệu chọn hàng tương ứng từ Row Decoder, ngõ vào còn lại nhận tín hiệu cho phép ghi WE. Ngõ ra của 8 cổng AND lần lượt tạo thành các tín hiệu WL0 đến WL7 đưa đến mảng SRAM.


3.3.9.2 Nguyên lý hoạt động

Mạch WL Logic hoạt động dựa trên tín hiệu WE và các tín hiệu chọn hàng từ Row Decoder. Khi WE ở mức thấp, tất cả các ngõ ra WL0 đến WL7 đều ở mức thấp, do đó không có đường Word Line nào được kích hoạt. Trạng thái này được sử dụng trong chế độ đọc hoặc tính toán trong bộ nhớ, vì SRAM 8T sử dụng đường

đọc riêng RWL nên không cần kích hoạt WL. Khi WE ở mức cao, tín hiệu chọn hàng từ Row Decoder được truyền qua các cổng AND để kích hoạt đường WL tương ứng. Nhờ đó, WL Logic đảm bảo các đường Word Line chỉ hoạt động trong chế độ ghi, giúp giảm chuyển mạch không cần thiết, tối ưu công suất tiêu thụ và hạn chế ảnh hưởng đến dữ liệu lưu trữ trong ô nhớ.


3.3.9.3 Mô phỏng

a) Sơ đồ nguyên lý




Hình 3.53: Mạch nguyên lý mạch WL Logic

b) Đóng gói



Hình 3.54: Đóng gói mạch mạch WL Logic

c) Dạng sóng




Hình 3.55: Dạng sóng mạch WL Logic

Với kết quả dạng sóng hình 3.55, tín hiệu EN được nối với tín hiệu WE hệ thống, tức khi WE=1 ở chế độ ghi thì ngõ ra sẽ phụ thuộc vào ngõ vào để bật đường WL tương ứng; ngược lại, khi tín hiệu EN = 0 thì ngõ ra luôn bằng 0 và không phụ thuộc vào ngõ vào nhằm để phục vụ cho quá trình đọc nếu tín hiệu RE=1.

3.3.10 Mạch đa hợp Mux 2 sang 1

3.3.10.1 Cấu tạo



Hình 3.56: Cấu tạo mạch Mux 2 sang 1

Mạch đa hợp Mux 2 sang 1 gồm hai mạch Transmission Gate, mỗi Transmission Gate được tạo từ một transistor PMOS và một transistor NMOS mắc song song. Mỗi Transmission Gate nối một trong hai đầu vào dữ liệu (D0 hoặc D1) đến ngõ ra Y. Tín hiệu chọn SEL và tín hiệu đảo $\overline{SEL}$ từ một inverter điều khiển các Transmission Gate, đảm bảo khi một đầu vào được chọn thì đường dẫn dẫn tín hiệu qua, đầu vào không chọn bị ngắt, ngăn rò rỉ dữ liệu. Ngõ ra Y phản ánh tín hiệu từ đầu vào được chọn.

3.3.10.2 Nguyên lý hoạt động


Bảng 3.2: Bảng trạng thái mạch đa hợp Mux 2 sang 1

SEL	Y
0	D0
1	D1

Khi tín hiệu $SEL = 0$, tín hiệu này kết hợp với ngõ ra đảo của cổng inverter sẽ mở hoàn toàn mạch Transmission Gate bên phải, cho phép dữ liệu từ ngõ vào D0 truyền thẳng ra ngõ ra Y, trong khi mạch Transmission Gate bên trái bị khóa để cách ly ngõ vào D1. Ngược lại, khi $SEL = 1$, trạng thái điều khiển đảo ngược hoàn toàn khiến mạch Transmission Gate bên phải bị ngắt để cô lập ngõ vào D0, đồng thời kích mở TG bên trái nhằm dẫn thông trọn vẹn dữ liệu từ ngõ vào D1 ra ngõ ra Y.


3.3.10.3 Mô phỏng

a) Sơ đồ nguyên lý




Hình 3.57: Mạch nguyên lý mạch Mux 2 sang 1

b) Đóng gói



Hình 3.58: Đóng gói mạch mạch Mux 2 sang 1

c) Dạng sóng




Hình 3.59: Dạng sóng mô phỏng mạch Mux 2 sang 1

Với kết quả mô phỏng dạng sóng như hình 3.59, khi ngõ vào $SEL = 0$ thì ngõ ra Y sẽ phụ thuộc vào ngõ vào $D0$, khi ngõ vào $SEL = 1$ thì ngõ ra Y sẽ phụ thuộc vào ngõ vào $D1$. Kết quả mô phỏng đúng với bảng trạng thái.

3.3.11 Mạch đa hợp Mux 8 sang 1

3.3.11.1 Cấu tạo



Hình 3.60: Cấu tạo mạch đa hợp Mux 8 sang 1

Mạch đa hợp Mux 8 sang 1 được xây dựng từ nhiều khối Mux 2 sang 1 xếp tầng theo cấu trúc cây. Tám đầu vào A0–A7 được đưa qua bốn mạch Mux 2 sang 1 cấp 1, kết hợp thành hai mạch Mux 2 sang 1 cấp 2, và cuối cùng qua một mạch Mux 2 sang 1 cấp 3 để tạo ra ngõ ra duy nhất OUT. Các tín hiệu chọn SEL0, SEL1, SEL2 được cấp theo từng tầng để xác định đường đi dữ liệu từ đầu vào đến ngõ ra OUT. Nhờ cấu trúc này, MUX8_1 có thể chọn chính xác một trong 8 đầu vào.

3.3.11.2 Nguyên lý hoạt động


Bảng 3.3: Bảng trạng thái mạch đa hợp Mux 8 sang 1

SEL2	SEL1	SEL0	Y
0	0	0	D0
0	0	1	D1
0	1	0	D2
0	1	1	D3
1	0	0	D4
1	0	1	D5
1	1	0	D6
1	1	1	D7

Trong mạch Mux 8 sang 1, tầng đầu tiên chọn hai tín hiệu từ 8 đầu vào theo SEL0, tầng thứ hai chọn hai tín hiệu đã được chọn từ tầng đầu theo SEL1, và tầng cuối cùng chọn tín hiệu cuối cùng theo SEL2 để tạo ra ngõ ra OUT duy nhất. Mỗi mạch Mux 2 sang 1 trong cấu trúc này hoạt động dựa trên cơ chế Transmission Gate giống mạch Mux 2 sang 1, đảm bảo tín hiệu được truyền đầy đủ mức logic và giảm rò rỉ. Cấu trúc cây này cho phép mạch Mux 8 sang 1 chọn chính xác một tín hiệu từ 8 đầu vào và truyền đến ngõ ra, phục vụ cho việc lựa chọn dữ liệu hoặc điều khiển truy xuất các cột trong mảng SRAM.


3.3.11.3 Mô phỏng

a) Sơ đồ nguyên lý




Hình 3.61: Mạch nguyên lý mạch Mux 8 sang 1

b) Đóng gói



Hình 3.62: Đóng gói mạch mạch Mux 8 sang 1


c) Dạng sóng



Hình 3.63: Dạng sóng mạch Mux 8 sang 1

Từ kết quả dạng sóng mô phỏng hình 3.63, khi ngõ vào SEL2_SEL1_SEL0 = 000, ngõ ra OUT sẽ phụ thuộc vào ngõ vào A0, khi ngõ vào SEL2_SEL1_SEL0 = 001, ngõ ra OUT sẽ phụ thuộc vào ngõ vào A1; tương tự cho các trường hợp khác nên mạch hoạt động đúng với bảng trạng thái.


CHƯƠNG 4: KẾT QUẢ MÔ PHỎNG




Hình 4.1: Sơ đồ mạch nguyên lý hệ thống trên Cadence

4.1 Kết quả đọc ghi và công suất của hệ thống


Công suất đọc và ghi đối với thư viện 90nm:




Hình 4.2: Công suất trung bình ghi và đọc bit 1 ở điều kiện nhiệt độ -40°C, 1.8V




Hình 4.3: Công suất trung bình ghi và đọc bit 1 ở điều kiện nhiệt độ 27°C, 1.8V




Hình 4.4: Công suất trung bình ghi và đọc bit 1 ở điều kiện nhiệt độ 125°C, 1.8V



Hình 4.5: Công suất trung bình ghi và đọc bit 0 ở điều kiện nhiệt độ -40°C, 1.8V




Hình 4.6: Công suất trung bình ghi và đọc bit 0 ở điều kiện nhiệt độ 27°C, 1.8V




Hình 4.7: Công suất trung bình ghi và đọc bit 0 ở điều kiện nhiệt độ 125°C, 1.8V

Công suất đọc và ghi đối với thư viện 65nm:




Hình 4.8: Công suất trung bình ghi và đọc bit 1 ở điều kiện nhiệt độ -40°C, 1.2V




Hình 4.9: Công suất trung bình ghi và đọc bit 1 ở điều kiện nhiệt độ 27°C, 1.2V




Hình 4.10: Công suất trung bình ghi và đọc bit 1 ở điều kiện nhiệt độ 125°C, 1.2V



Hình 4.11: Công suất trung bình ghi và đọc bit 0 ở điều kiện nhiệt độ -40°C, 1.2V



Hình 4.12: Công suất trung bình ghi và đọc bit 0 ở điều kiện nhiệt độ 27°C, 1.2V



Hình 4.13: Công suất trung bình ghi và đọc bit 0 ở điều kiện nhiệt độ 125°C, 1.2V

Bảng 4.1: Kết quả công suất trung bình với thư viện 65nm

	1.2 V, -40°C	1.2 V, 27°C	1.2 V, 125°C
Công suất trung bình ghi 1 Bit 1 (uW)	124.9	177.5	189.4
Công suất trung bình đọc 1 Bit 1 (uW)	240.7	246.1	325.2
Công suất trung bình ghi 1 Bit 0 (uW)	100.1	102.1	108.8
Công suất trung bình đọc 1 Bit 0 (uW)	245.5	252.5	264.9

Bảng 4.2: Kết quả công suất trung bình với thư viện 90nm

	1.8 V, -40°C	1.8 V, 27°C	1.8 V, 125°C
Công suất trung bình ghi 1 Bit 1 (uW)	233.3	257.1	305.9
Công suất trung bình đọc 1 Bit 1 (uW)	428.1	437.2	487.9
Công suất trung bình ghi 1 Bit 0 (uW)	190.7	213.1	261.3
Công suất trung bình đọc 1 Bit 0 (uW)	430.9	441.9	474.7

Với quá trình ghi dữ liệu vào ô nhớ, ví dụ như hình 4.9, trong khoảng V1-V2, đặt ADDR5_ADDR4_ADDR3=0_0_0 (chọn cột đầu tiên bên trái), ADDR2_ADDR1_ADDR0=0_1_1 (chọn hàng thứ 4 từ trên xuống) cùng với WE=1, DATA_IN=1 và kích hoạt tín hiệu EN_WL_RWL=1 để bật đường WL3 tương ứng. Khi này ô nhớ ở vị trí thứ 4 của cột đầu tiên sẽ được mở và dữ liệu được đưa vào ô nhớ; tương tự như các lần ghi tiếp theo. Còn khi đọc dữ liệu từ ô nhớ, chọn địa chỉ cần thiết trong khoảng V3-V4, kích hoạt tín hiệu EN_WL_RWL

và tín hiệu EN_RWL_RD, lúc này địa chỉ được bật giống như lần ghi trước nên giá trị OUT_READ=1. Đối với hình 4.12, vì ô nhớ được ghi bit 0 nên khi đọc trong khoảng V3-V4 giá trị OUT_READ=0.

Trong trình mô phỏng Spectre, nhóm trích xuất tín hiệu có tên “pwr” (tín hiệu công suất); sau đó, dùng hàm “clip” trong Cadence để cắt đoạn tín hiệu “pwr” trong khoảng thời gian chuyển mạch và dùng hàm “average” để tính giá trị trung bình trong khoảng ấy.

Ví dụ: *average(clip(getData(":pwr" ?result "tran") 1.345e-08 1.367e-08))*.


Từ bảng kết quả mô phỏng công suất trung bình của ô nhớ sử dụng thư viện 65nm và 90nm, nhóm rút ra các kết luận thực nghiệm sau:

- Hiệu quả tối ưu hóa công suất của nút công nghệ nhỏ hơn: Khi chuyển từ thư viện 90nm xuống 65nm, công suất trung bình đều giảm mạnh (ví dụ: ở 27°C, công suất đọc bit 1 giảm từ 437.2uW xuống còn 246.1uW. Kết quả này hoàn toàn phù hợp với lý thuyết vi mạch, bởi việc thu nhỏ kích thước transistor cho phép hạ thấp điện áp nguồn cung cấp 1.8V xuống 1.2V, giúp tối ưu hóa công suất tiêu thụ cho bộ nhớ.
- Về ảnh hưởng của nhiệt độ: Khi nhiệt độ tăng từ -40°C lên 125°C thì công suất tiêu thụ ở cả hai thư viện đều có xu hướng tăng (ví dụ: công suất ghi bit 1 ở nút 65nm vọt từ 124.9uW lên 189.4uW. Nguyên nhân là do nhiệt độ cao kích thích các dòng rò tĩnh dưới ngưỡng bên trong cấu trúc CMOS tăng theo hàm mũ.
- So sánh giữa tác vụ Đọc và Ghi: Công suất tiêu thụ khi Đọc luôn lớn hơn tác vụ Ghi ở hầu hết các điều kiện khảo sát (điển hình ở nút 65nm, 27°C, công suất đọc bit 0 là 252.5uW trong khi ghi Bit 0 chỉ là 102.1uW vì quá trình đọc yêu cầu dòng nạp/xả lớn trên các đường RBL mang tụ ký sinh cao để tạo độ lệch áp cho bộ khuếch đại cảm biến, tiêu tốn nhiều năng lượng hơn việc lật trạng thái nút nội bộ khi ghi.


Kết luận: Việc lựa chọn thư viện công nghệ 65nm mang lại ưu thế tuyệt đối về mặt năng lượng, giúp hệ thống cắt giảm đáng kể công suất vận hành và là giải pháp tối ưu cho các thiết kế vi mạch công suất thấp.

4.2 Nguyên lý tính toán của hệ thống


***Chế độ MAC với thư viện 65nm:**




Hình 4.14: Dạng sóng mô phỏng trường hợp MAC 0 với thư viện 65nm




Hình 4.15: Dạng sóng mô phỏng trường hợp MAC 1 với thư viện 65nm




Hình 4.16: Dạng sóng mô phỏng trường hợp MAC 2 với thư viện 65nm




Hình 4.17: Dạng sóng mô phỏng trường hợp MAC 3 với thư viện 65nm




Hình 4.18: Dạng sóng mô phỏng trường hợp MAC 4 với thư viện 65nm




Hình 4.19: Dạng sóng mô phỏng trường hợp MAC 5 với thư viện 65nm



Hình 4.20: Dạng sóng mô phỏng trường hợp MAC 6 với thư viện 65nm




Hình 4.21: Dạng sóng mô phỏng trường hợp MAC 7 với thư viện 65nm



Hình 4.22: Dạng sóng mô phỏng trường hợp MAC 8 với thư viện 65nm


***Kết quả dạng sóng chế độ MAC với thư viện 90nm:**




Hình 4.23: Dạng sóng mô phỏng trường hợp MAC 0 với thư viện 90nm




Hình 4.24: Dạng sóng mô phỏng trường hợp MAC 1 với thư viện 90nm




Hình 4.25: Dạng sóng mô phỏng trường hợp MAC 2 với thư viện 90nm




Hình 4.26: Dạng sóng mô phỏng trường hợp MAC 3 với thư viện 90nm




Hình 4.27: Dạng sóng mô phỏng trường hợp MAC 4 với thư viện 90nm




Hình 4.28: Dạng sóng mô phỏng trường hợp MAC 5 với thư viện 90nm



Hình 4.29: Dạng sóng mô phỏng trường hợp MAC 6 với thư viện 90nm



Hình 4.30: Dạng sóng mô phỏng trường hợp MAC 7 với thư viện 90nm



Hình 4.31: Dạng sóng mô phỏng trường hợp MAC 8 với thư viện 90nm

Bảng 4.3: Kết quả mức sụt áp của đường RBL và ngõ ra mạch giải mã MAC đối với thư viện 65nm

Mẫu A	Mẫu B	MAC	VRBL (V)	Kết quả mã hóa MAC
XXXX_XXXX	0000_0000	0	1.190	1111_1111
1XXX_XXXX	1000_0000	1	1.064	0111_1111
11XX_XXXX	1100_0000	2	0.941	0011_1111
111X_XXXX	1110_0000	3	0.821	0001_1111
1111_XXXX	1111_0000	4	0.705	0000_1111
1111_1XXX	1111_1000	5	0.593	0000_0111
1111_11XX	1111_1100	6	0.486	0000_0011
1111_111X	1111_1110	7	0.386	0000_0001
1111_1111	1111_1111	8	0.296	0000_0000

Bảng 4.4: Kết quả mức sụt áp của đường RBL và ngõ ra mạch giải mã MAC đối với thư viện 90nm

Mẫu A	Mẫu B	MAC	VRBL (V)	Kết quả mã hóa MAC
XXXX_XXXX	0000_0000	0	1.791	1111_1111
1XXX_XXXX	1000_0000	1	1.577	0111_1111
11XX_XXXX	1100_0000	2	1.366	0011_1111
111X_XXXX	1110_0000	3	1.160	0001_1111
1111_XXXX	1111_0000	4	0.953	0000_1111
1111_1XXX	1111_1000	5	0.765	0000_0111
1111_11XX	1111_1100	6	0.585	0000_0011
1111_111X	1111_1110	7	0.429	0000_0001
1111_1111	1111_1111	8	0.303	0000_0000

Quá trình tính MAC được thực thi trực tiếp trên miền tương tự thông qua định luật chia nhánh dòng điện dọc theo đường RBL. Cụ thể, điện áp VRBL luôn bắt đầu ở mức nạp đầy khi MAC bằng 0 (không có cell nào xả dòng). Mẫu A tương ứng với số lượng đường RWL bật và mẫu B tương ứng với giá trị lưu trữ của 8 ô nhớ trên cùng một cột. Khi hàng RWL bất kỳ được bật mà tương ứng với đó ô nhớ lưu bit 1 thì dòng điện sẽ được xả xuống đất qua ô nhớ; ví dụ như trường hợp MAC bằng 2 tức có hai đường RWL được kích hoạt và ô nhớ tương ứng được bật đang lưu bit 1 nên cả hai ô nhớ đều đóng góp và làm xả điện áp trên đường RBL. Do đó, càng nhiều ô nhớ trên cùng một cột lưu bit 1 được bật thì điện áp trên đường RBL sẽ giảm tuyến tính theo số lượng ô nhớ đó.

Để hệ thống vi xử lý sau có thể hiểu được kết quả tương tự này, một mạch MAC Decoder được tích hợp ở cuối mỗi cột nhằm lượng tử hóa điện áp VRBL về lại miền số. Kết quả được thiết kế để xuất ra dưới dạng mã nhị phân, với chuỗi bit ban đầu là 1111_1111 như bảng 4.3 hay bảng 4.4 (khi không có ô nhớ nào xả điện), sau đó lần lượt lật từng bit thành '0' từ trái sang phải tương ứng với mỗi lần điện áp VRBL sụt qua một mốc tham chiếu nhất định.

Bảng 4.6: Dịch kết quả số thứ tự MAC thành các cổng logic cơ bản

Giá trị dữ liệu (2 ô nhớ trên cùng 1 cột)	VRBL(V)	Decoded MAC	AND	OR	XOR
0_0	1.19	0	0	0	0
0_1	1.064	1	0	1	1
1_0	1.064	1	0	1	1
1_1	0.941	2	1	1	0

Từ bảng trên, giá trị ngõ vào A và B được hiểu tương ứng với giá trị của 2 ô nhớ trên cùng 1 cột. Khi đó kết quả của cổng AND bằng mức 1 khi cả hai ngõ vào đều bằng 1 và trường hợp này xảy ra ở số thứ tự MAC bằng 2 như bảng 4.3 (hay bảng 4.4) và những trường hợp còn lại khi có ít nhất một ô nhớ lưu giá trị 0 tương ứng với kết quả MAC còn lại thì kết quả luôn bằng 0. Bên cạnh đó, khi cả hai ô nhớ đều lưu bit 0 thì rơi vào trường hợp số thứ tự MAC bằng 0 sẽ cho ra kết quả của cổng OR bằng 0, khi có ít nhất một ô nhớ lưu bit 1 thì kết quả luôn bằng 1; do đó tương ứng với các trường hợp số thứ tự MAC còn lại. Ngoài ra, đối với cổng XOR, ngõ ra cổng được xác định bằng số thứ tự MAC 1 khi cả hai ô nhớ đều lưu khác giá trị thì ngõ ra của cổng XOR luôn bằng 1, các trường hợp số thứ tự MAC còn lại đều cho ra kết quả bằng 0. Giá trị kết quả mã hóa MAC là giá trị mã hóa của số thứ tự MAC để hệ thống phía sau nhận dạng được quá trình tính toán đang rơi vào trường hợp nào.

Bảng 4.7: Năng lượng tiêu thụ cho 8 hạng tử MAC với thư viện 65nm

Số thứ tự MAC	Năng lượng tiêu thụ khi điện áp được xả trên đường RBL (fJ)
0	1.25
1	23.00
2	44.42
3	65.48
4	85.98
5	106.20
6	125.80
7	144.90
8	163.40

Bảng 4.8: Năng lượng tiêu thụ cho 8 hạng tử MAC với thư viện 90nm

Số thứ tự MAC	Năng lượng tiêu thụ khi điện áp được xả trên đường RBL(fJ)
0	0.29
1	68.03
2	134.70
3	200.30
4	264.60
5	326.80
6	386.70
7	441.70
8	489.70

TABLE I
RELATIONSHIP BETWEEN RBL VOLTAGES AND MAC COUNT

A Pattern	B Pattern	MAC	V_{RBL} (V)	Decoded MAC Result
xxxxxxx	0000000	0	1.758	1111111
1xxxxxx	1000000	1	1.528	0111111
11xxxxx	1100000	2	1.308	0011111
111xxxx	1110000	3	1.096	0001111
1111xxx	1111000	4	0.895	0000111
11111xx	1111100	5	0.712	0000011
111111x	1111110	6	0.552	0000001
1111111	1111111	7	0.418	0000000
1111111	1111111	8	0.310	0000000


Hình 4.32: Bảng kết quả mức điện áp trên đường RBL xả theo từng trường hợp

trong bài báo [1]

TABLE III
ENERGY CONSUMPTION FOR 8-OPERAND MAC

MAC Count	RBL Energy (fJ)
0	5.369
1	119.3
2	212.7
3	288.5
4	347.9
5	391.6
6	421.5
7	440.7
8	452.2

Hình 4.33: Bảng kết quả năng lượng tiêu thụ cho 8 hạng tử MAC
trong bài báo [1]



Hình 4.34: Biểu đồ so sánh mức năng lượng tiêu thụ

Trong trình mô phỏng Spectre, nhóm trích xuất tín hiệu "/C0/MINUS" là tín hiệu dòng điện trên đường RBL; sau đó, dùng hàm "integ" trong Cadence với chức năng tính tích phân dòng điện trong khoảng thời gian xác định và nhận kết quả với điện áp nguồn cung cấp để thu được kết quả năng lượng.

Ví dụ: $\text{integ}(\text{IT}("/\text{C0}/\text{MINUS}") \text{ 27.1n 27.4n }) * 1.2$

Từ kết quả mô phỏng năng lượng xả trên đường RBL khi thực hiện phép toán MAC từ 0 đến 8 giữa hai thư viện công nghệ 65nm (Bảng 4.7) và 90nm (Bảng 4.8), nhóm rút ra các kết luận sau:

- Về tính tuyến tính của giá trị dòng xả trên đường RBL: Ở cả hai nút công nghệ, năng lượng tiêu thụ đều tăng tuyến tính theo số thứ tự của phép toán MAC như hình 4.32 và hình 4.33 (trong bài báo). Điều này chứng minh cấu trúc mạch sạc/xả bão hòa trên mảng SRAM CIM hoạt động ổn định, giúp các khối mạch giải mã MAC ở ngõ ra dễ dàng nhận biết và xử lý chính xác tín hiệu tương tự.
- Về hiệu quả khi thu nhỏ công nghệ: Tại giá trị tính toán cực đại ($MAC = 8$), mảng nhớ dùng thư viện 65nm chỉ tiêu thụ 163.40 (fJ), trong khi thư viện 90nm tiêu thụ lên tới 489.70 (fJ) và giảm khoảng 3 lần. Do trong quá trình mô phỏng, điện dung ký sinh trên đường RBL của cả hai thư viện đã được cố định ở mức 200fF để đảm bảo tính đồng nhất về điều kiện tải, kết quả thực nghiệm này phản ánh rõ ràng ưu thế của việc thu nhỏ công nghệ thông qua sự sụt giảm của điện áp nguồn cung cấp và kích thước transistor. Thư viện 65nm hoạt động ở mức điện áp nguồn thấp hơn, giúp tối ưu hóa vượt trội công suất chuyển mạch động của kiến trúc CIM ngay cả khi mạch mang tải lớn.
- Về năng lượng khi không có ô nhớ nào lưu bit 1 để điện áp trên đường RBL xả ($MAC = 0$) thì năng lượng tiêu thụ ở cả hai mạch đều rất nhỏ 1.25 (fJ) ở 65nm và 0.29 (fJ) ở 90nm. Sự chênh lệch năng lượng tiêu thụ ở nút 65nm cao hơn một chút so với ở nút 90nm do khi dịch chuyển xuống nút công nghệ thấp thì dòng rò dưới ngưỡng tăng, tuy nhiên thành phần này không đáng kể so với tổng năng lượng động khi có dòng xả.

CHƯƠNG 5: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN

5.1 Kết luận

Đề tài “Thiết kế và mô phỏng mảng SRAM 8T kích thước 8×8 tích hợp tính toán trong bộ nhớ (Computing-In-Memory)” đã được thực hiện đầy đủ và hệ thống, bao gồm các bước từ nghiên cứu cơ sở lý thuyết, xây dựng mô hình, thiết kế chi tiết từng khối chức năng, đến tích hợp toàn bộ hệ thống và tiến hành mô phỏng, đánh giá kết quả.

Trong quá trình thực hiện, nhóm đã thiết kế thành công ô nhớ SRAM 8T với cấu trúc gồm hai inverter mắc chéo kết hợp với hai transistor truy cập cho quá trình ghi và hai transistor đọc độc lập. Việc tách biệt hoàn toàn đường đọc và đường ghi giúp loại bỏ hiện tượng nhiễu đọc, từ đó nâng cao đáng kể độ ổn định của ô nhớ so với cấu trúc SRAM truyền thống. Đồng thời, việc lựa chọn kích thước transistor được thực hiện hợp lý nhằm đảm bảo cân bằng giữa khả năng ghi đè dữ liệu, tốc độ đọc và mức tiêu thụ năng lượng của mạch.

Bên cạnh đó, các khối chức năng trong hệ thống cũng đã được thiết kế và triển khai một cách đồng bộ, bao gồm mạch Pre-charge cho đường RBL, mạch Transmission Gate để điều khiển truy cập dữ liệu, mạch Write Driver, mạch điều khiển RWL (RWL Driver), bộ giải mã hàng và cột (Row/Column Decoder) và đặc biệt là mạch MAC Decoder. Trong đó, MAC Decoder đóng vai trò quan trọng trong việc chuyển đổi tín hiệu analog trên đường RBL thành tín hiệu số thông qua các bộ so sánh điện áp, cho phép thực hiện trực tiếp các phép toán MAC trong mảng nhớ.

Kết quả mô phỏng cho thấy mảng SRAM 8T 8×8 hoạt động đúng chức năng trong cả hai chế độ lưu trữ và tính toán. Trong chế độ đọc, dữ liệu được truy xuất thông qua đường đọc riêng biệt mà không làm ảnh hưởng đến trạng thái lưu trữ của ô nhớ. Trong chế độ In-Memory Computing, điện áp trên đường RBL thay đổi theo số lượng ô nhớ tham gia xả dòng, từ đó phản ánh trực tiếp kết quả của phép

toán MAC. Các dạng sóng mô phỏng thu được phù hợp với lý thuyết, thể hiện rõ sự thay đổi điện áp và xác nhận tính chính xác của thiết kế.

Ngoài ra, việc khảo sát thiết kế trên hai công nghệ 90nm và 65nm cũng cho thấy sự khác biệt rõ rệt về hiệu năng và tiêu thụ năng lượng. Công nghệ 65nm mang lại tốc độ cao hơn và mật độ tích hợp lớn hơn, trong khi công nghệ 90nm có ưu điểm về độ ổn định và dòng rò thấp hơn. Điều này cho thấy khả năng linh hoạt trong việc lựa chọn công nghệ tùy theo yêu cầu của hệ thống.

Tổng thể, đề tài đã chứng minh được tính khả thi của việc tích hợp chức năng tính toán trực tiếp vào mảng SRAM thông qua kiến trúc 8T. Giải pháp này góp phần giảm thiểu hiện tượng “memory bottleneck”, đồng thời mở ra hướng tiếp cận hiệu quả cho các hệ thống xử lý dữ liệu song song, đặc biệt trong các lĩnh vực như trí tuệ nhân tạo và xử lý tín hiệu số.

5.2 Hướng phát triển

Mặc dù đề tài đã đạt được các mục tiêu đề ra, vẫn còn nhiều hướng phát triển tiềm năng có thể tiếp tục nghiên cứu nhằm nâng cao hiệu năng và khả năng ứng dụng của hệ thống.

Trước hết, có thể mở rộng kích thước mảng SRAM lên các cấu hình lớn hơn như 16×16 , 32×32 hoặc cao hơn nhằm đánh giá khả năng mở rộng của kiến trúc In-Memory Computing. Việc mở rộng này không chỉ giúp tăng khả năng xử lý song song mà còn nâng cao độ phân giải của phép toán MAC, phù hợp với các ứng dụng yêu cầu xử lý dữ liệu lớn.

Tiếp theo, mạch MAC Decoder có thể được cải tiến bằng cách sử dụng các cấu trúc bộ so sánh hoặc bộ chuyển đổi tương tự-số (ADC) hiệu quả hơn nhằm tăng độ chính xác, giảm sai số và cải thiện tốc độ chuyển đổi tín hiệu. Điều này đặc biệt quan trọng trong các ứng dụng yêu cầu độ chính xác cao như mạng nơ-ron nhân tạo.

Một hướng phát triển quan trọng khác là tối ưu hóa tiêu thụ năng lượng của hệ thống. Các kỹ thuật như giảm điện áp hoạt động, sử dụng transistor đa ngưỡng (multi-threshold), power gating hoặc điều chỉnh kích thước transistor có thể được áp dụng nhằm giảm công suất tiêu thụ trong quá trình đọc và tính toán.

Bên cạnh đó, việc triển khai thiết kế layout hoàn chỉnh cho toàn bộ mảng SRAM 8T là cần thiết để đánh giá chính xác ảnh hưởng của các thành phần ký sinh (parasitic), bao gồm điện trở và điện dung ký sinh, từ đó đưa ra các cải tiến về độ trễ và độ tin cậy của mạch trong thực tế.

Việc tích hợp hệ thống SRAM CIM vào các ứng dụng thực tế như mạng nơ-ron nhân tạo, xử lý tín hiệu số hoặc các bài toán suy luận cũng là một hướng nghiên cứu tiềm năng. Điều này giúp đánh giá hiệu quả thực tế của kiến trúc và khả năng ứng dụng trong các hệ thống SoC hiện đại.

Cuối cùng, có thể mở rộng nghiên cứu sang các kiến trúc SRAM nâng cao như SRAM 10T hoặc các biến thể SRAM hỗ trợ CIM nhằm cải thiện độ ổn định, giảm nhiễu và hỗ trợ hoạt động ở điện áp thấp, đáp ứng yêu cầu ngày càng cao của các hệ thống điện tử hiện đại

TÀI LIỆU THAM KHẢO

- [1] Amogh K M and Sunita M S, "A Novel 8T SRAM-Based In-Memory Computing Architecture for MAC-Derived Logical Functions," arXiv preprint arXiv:2512.00441v1 [cs.AR], Nov. 2025.
- [2] N. H. E. Weste and D. M. Harris, CMOS VLSI Design: A Circuits and Systems Perspective, Addison Wesley / Pearson, 2010.
- [3] K. Yoshioka, S. Ando, S. Miyagi, Y.-C. Chen, and W. Zhang, "A Review of SRAM-based Compute-in-Memory Circuits," Dept. of Electrical and Electronics Engineering, Keio University, Yokohama, Japan, Oct. 2024.
- [4] Z. Lin, Z. Tong, J. Zhang, F. Wang, T. Xu, Y. Zhao, X. Wu, C. Peng, W. Lu, Q. Zhao, and J. Chen, "A review on SRAM-based computing in-memory: Circuits, functions, and applications," *Journal of Semiconductors*, vol. 43, no. 3, Art. no. 031401, Mar. 2022.
- [5] H.-J. Shin and S.-H. Jo, "Low-Power 8T SRAM Compute-in-Memory Macro for Edge AI Processors," *Department of Nano & Semiconductor Engineering, Tech University of Korea*, Republic of Korea.
- [6] J.-Y. Kim, B. Kim, and T. T.-H. Kim (Eds.), Processing-in-Memory for AI: From Circuits to Systems, Springer, 2022.
- [7] A. Jaiswal, I. Chakraborty, A. Agrawal, et al., "8T SRAM Cell as a Multi-Bit Dot-Product Engine for Beyond von Neumann Computing," *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 27, pp. 2556–2567, 2019.
- [8] L. Lu, T. Yoo, V. L. Le, et al., "A 0.506-pJ 16-kb 8T SRAM With Vertical Read Wordlines and Selective Dual Split Power Lines," *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 28, pp. 1345–1354, 2020.